[发明专利]半导体器件

说明书

技术领域

本发明涉及作为功率用半导体器件的半导体器件的元件构造以及制造方法。

背景技术

作为功率用半导体器件的1种，已知将肖特基二极管和pn二极管并联而成的JBS(Junction Barrier Schottky，结势垒肖特基)二极管或者MPS(Merged-PiN Schottky，混合的PiN肖特基)二极管(以下称为JBS二极管)。

在使用了硅半导体的JBS二极管中，已知P型区域由低杂质浓度部(P-)和覆盖上部的高杂质浓度部(P+)构成的半导体器件(例如，专利文献1)。在专利文献1中，记载了可得到pn二极管部的少数载流子积蓄少且反向恢复时间短的JBS二极管。

另外，在使用了碳化硅半导体的JBS二极管中，已知在肖特基二极管部与pn二极管部之间设置了绝缘区域的构造(专利文献2等)。在专利文献2中，记载了在使用了未设置绝缘区域的碳化硅半导体的JBS二极管中当导通(ON)时pn二极管不导通。

专利文献1：日本特开平7-226521号公报(2页～3页、图3)

专利文献2：日本特开2009-218236号公报(3页～6页、图1)

发明内容

在专利文献1那样的硅半导体的JBS中，通过将开关动作时的响应性高的硅的肖特基二极管、和硅的pn二极管并联地组合，从而实现了响应性高、能够降低肖特基电极附近的电场、且可靠性高的开关动作，稳定状态的正向电流主要流过pn二极管。

相对于此，在将专利文献1的构造应用于碳化硅半导体等宽能带隙(wide bandgap)半导体的情况下，pn二极管的内置电位变大到3V左右，所以如专利文献2中也记载那样，稳定状态的正向电流主要流过肖特基二极管。

但是，在引用文献2那样的碳化硅JBS中，在肖特基二极管与pn二极管之间设置了绝缘区域，所以肖特基二极管的导通电流不会扩展至pn二极管的下部的n-型区域，不会流过超过与肖特基二极管的面积对应的正向电流的电流。

另外，在碳化硅JBS中，pn二极管不易成为导通，所以即使发生浪涌电流等也仅在肖特基二极管中流过浪涌电流，有时在肖特基二极管中流过过电流而半导体器件被破坏。

本发明是为了解决上述那样的课题而完成的，其目的在于得到一种在使用了碳化硅等宽能带隙半导体的JBS二极管中导通电流高、并且pn二极管易于成为导通且浪涌抗性大的半导体器件。

本发明的半导体器件具备：第1导电类型的宽能带隙半导体基板；第1导电类型的漂移层，形成于所述宽能带隙半导体基板的第1主面，并由宽能带隙半导体构成；多个第2导电类型的第1阱区域，在所述漂移层的表层部中，以规定的间隔相互邻接地形成；第2阱区域，在所述第1阱区域的所述半导体基板侧与所述第1阱区域邻接，以比所述第1阱区域低的第2导电类型杂质浓度、且比所述第1阱区域小的宽度来形成；肖特基电极，形成于所述漂移层以及所述第1杂质区域的表面上，与所述漂移层进行肖特基连接；以及欧姆电极，与所述半导体基板的所述第1主面的相反侧的第2主面相接地形成，其中，在半导体器件处于截止(OFF)状态时，从相邻的第1阱区域延伸的耗尽层使所述第1阱区域间的与所述肖特基电极相接的所述漂移层的表层部全部耗尽化，并且所述第1阱区域未完全耗尽化。

根据本发明的半导体器件，在从肖特基电极离开了的部位形成了宽能带隙JBS二极管的pn二极管的pn结，另外在从肖特基电极离开了的部位将p型区域的宽度形成得较窄，所以能够以更低的偏置电压，使电流流过pn二极管，另外能够使在肖特基二极管中流过的电流增大。因此，即使在发生了浪涌电流的情况下，浪涌电流也易于流入到pn二极管，能够抑制在肖特基二极管中流过过电流，能够得到开关动作速度快且浪涌抗性大的半导体器件。

附图说明

图1是示意地示出本发明的实施方式1中的碳化硅半导体器件的截面示意图。

图2是示意地示出本发明的实施方式1中的半导体器件的俯视图。

图3是示意地示出本发明的实施方式1中的半导体器件的制造方法的截面示意图。

图4是用于说明本发明的实施方式1中的半导体器件的动作的示意图。

图5是用于说明本发明的实施方式1中的半导体器件的动作的电势分布图。

图6是用于说明本发明的实施方式1中的半导体器件的动作的电势分布图。

图7是用于说明本发明的实施方式1中的半导体器件的动作的电流比例图。

图8是用于说明本发明的实施方式1中的半导体器件的动作的导通电流增加率图。