[发明专利]半导体装置的制造方法有效
申请号: | 201380024686.1 | 申请日: | 2013-07-09 |
公开(公告)号: | CN104285285B | 公开(公告)日: | 2017-03-01 |
发明(设计)人: | 胁本博树 | 申请(专利权)人: | 富士电机株式会社 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/322;H01L29/739;H01L29/78 |
代理公司: | 上海专利商标事务所有限公司31100 | 代理人: | 胡秋瑾 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 | ||
1.一种半导体装置的制造方法,其是用于制造反向阻断型半导体装置的方法,其中,所述反向阻断型半导体装置在具有相对的第1主面及第2主面的第1导电型半导体基板上,设有深度从所述第1主面达到所述第2主面的第2导电型分离层,从而具有正向耐压及反向耐压,所述半导体装置的制造方法的特征在于,包括:
第1工序,其在所述第1导电型半导体基板的所述第2主面上形成吸杂用多晶硅层;
第2工序,其在将配置于所述第1主面侧的中央部的活性部包围的外周处,形成深度从所述第1主面达到所述第2主面的所述第2导电型分离层;
第3工序,其在所述活性部的所述第1导电型半导体基板的所述第1主面上,形成包含绝缘栅结构的正面半导体区域;以及
第4工序,其对所述第1导电型半导体基板的所述第2主面进行磨削,将其厚度变为根据规定的耐压而确定的所述第1导电型半导体基板的厚度,
在所述第1工序中,将所述吸杂用多晶硅层的厚度设为:在所述第3工序结束之前所述吸杂用多晶硅层不会因为单晶化而消失,还残留有吸杂用多晶硅层的厚度。
2.如权利要求1所述的半导体装置的制造方法,其特征在于,所述吸杂用多晶硅层的厚度在2μm以上。
3.如权利要求2所述的半导体装置的制造方法,其特征在于,所述第1工序包括:
搭载工序,其将所述第1导电型半导体基板搭载到化学气相沉积装置的晶片船上;
成膜工序,在所述搭载工序之后,其通过化学气相沉积法在所述第1导电型半导体基板的所述第2主面上形成厚度在1.5μm以下的所述吸杂用多晶硅层;以及
拆除工序,在所述成膜工序之后,其将所述第1导电型半导体基板从所述晶片船上拆下来,
反复进行以所述搭载工序、所述成膜工序以及所述搭载工序为一组的工序,不断层叠所述吸杂用多晶硅层,从而使所述吸杂用多晶硅层的厚度达到所需要的厚度。
4.如权利要求1至3中任一项所述的半导体装置的制造方法,其特征在于,在所述第3工序中,在所述第1导电型半导体基板的所述第1主面上,在形成所述活性部的所述正面半导体区域的同时形成构成所述活性部与所述第2导电型分离层之间的耐压结构部的正面半导体区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380024686.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种高强度耐热胎面橡胶组合物及其制备方法
- 下一篇:PDVF薄膜的改性方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造