[发明专利]差分时钟信号发生器

说明书

技术领域

这里公开的实施例涉及时钟信号生成，并且更具体地涉及具有延时能力以及可选地具有频率调整和偏移校正(deskewing)能力的差分时钟信号发生器。

背景技术

时钟信号发生器(也被称为时钟发生电路)生成时钟信号，该时钟信号被用于在集成电路中精确地控制数字逻辑电路的时序，并且由此控制集成电路的性能。典型的时钟发生器生成在本领域中被称为“单端”时钟信号的信号。单端时钟信号被承载于导线中并且在高压电平和低压电平之间呈现周期性的转换。接收端导线上的电压被感测并且到低电压和/或到高电压的转换(即分别为所接收信号的下降沿和/或上升沿)被作为参考以精确地控制数字电路内关键动作的时序(例如，用于同步总线周期或启动数据操作)。

通常，相同集成电路中的不同逻辑电路需要具有不同频率(即下降沿和上升沿更经常或更不经常发生)的时钟信号。因此，各自具有分频器的多个不同的单端时钟信号发生器可能被合并到一个集成电路中。特别地，该单端时钟信号发生器接收一个单端时钟信号并输出具有与输入时钟信号不同频率的另一个单端时钟信号。例如，时钟信号发生器可以将单端输入时钟信号的频率1分频、2分频、3分频等。不幸地，当该时钟信号发生器被使用时，延迟时间上的差异可能在运行于集成电路中的各种时钟信号中发生。该延迟时间上的差异被称为时钟偏移(clock skew)并且可以负面地影响性能。更具体而言，集成电路内不同时钟信号的边沿应该被同步地定时。例如，如果输出时钟信号是输入时钟信号的2分频信号，输入时钟信号的每隔一个边沿应该与输出时钟信号的边沿对齐。如果没有，该差异被称为偏移(skew)并且该偏移可以负面地影响性能。因此，执行分频和偏移校正过程的组合的单端时钟信号发生器的各种实施例已经被开发(例如，参见Milton的授权日为2003年1月14日的美国专利号6,507,230，其被转让给纽约Armonk的国际商业机器公司并在此被并入作为参考)。

上述单端时钟信号发生器适合于它们被设计的目的。然而，由于时序是基于承载单端时钟信号的导线的电压电平，采用单端时钟信号的数字电路的性能对于电压变化是敏感的。因此，为克服涉及单端时钟信号的电压敏感性问题，差分时钟信号已经被开发。

对于差分时钟信号，两根导线在发送端和接收端之间形成一个回路，从而通过两根导线的电流是相等的但是方向相反。输入信号被驱动通过两根导线从而有180度的异相。两根导线之间的电压差在接收端被确定，并且更具体而言，电压差的极性被确定并且到负极性和/或正极性的转换(即分别为所接收信号的下降沿和/或上升沿)被作为参考以精确地控制数字电路内关键动作的时序(例如，用于同步总线周期或启动数据操作)。只要两个导线被紧密地电磁耦合，那么差分时钟信号对噪声较不敏感。此外，因为时序是基于承载差分时钟信号的两根导线之间的电压极性的差异而不是基于导线上的电压电平本身，采用差分信号的数字电路对于电压变化是不敏感的。

如以上提及的，相同集成电路中的不同逻辑电路需要具有不同频率(即下降沿和上升沿更经常或更不经常地发生)的时钟信号。生成具有不同频率的不同时钟信号通常首先通过把差分时钟信号转变成单端时钟信号来达成。随后，单端时钟信号被输入到诸如以上所述的单端时钟信号发生器中，该单端时钟信号发生器执行分频和偏移校正过程的组合以便输出另一个单端时钟信号。单端时钟信号发生器的输出随后被转换回差分时钟信号。不幸地，以这种方式处理使信号对噪声和功率变化更加敏感，从而首先失去使用差分时钟信号的优势。

发明内容

鉴于以上，在此公开的是一种差分时钟信号发生器的实施例，该差分时钟信号发生器使用差分和非差分组件的组合来处理第一差分时钟信号以生成第二差分时钟信号。特别地，信号转换器将第一差分时钟信号转换为单端时钟信号。单端时钟信号被有限状态机使用以生成两个单端控制信号或者被波形发生器使用以生成单端波形控制信号。在任何情况中，包含一对单端锁存器和多路复用器或逻辑门的偏移校正器接收并处理第一差分时钟信号、单端时钟信号以及控制信号以便输出第二差分时钟信号，使得第二差分时钟信号与第一差分时钟信号不同(例如，在延时方面以及可选地频率方面)，但被同步地关联到第一差分时钟信号(即，第二差分时钟信号的上升沿和下降沿将与第一差分时钟信号的上升沿和/或下降沿一致地发生)。因为从第一差分时钟信号到第二差分时钟信号的路径完全地在差分域内，生成的第二差分时钟信号对噪声和功率变化更不敏感。此外，因为时钟延迟更小，关于第二差分时钟信号存在更少的不确定性。