[发明专利]用于降低存储器的写入最低供电电压的设备

权利要求书

1.一种用于降低写入最小供电电压的设备，所述设备包括：

具有交叉耦合的反相器的存储器元件，所述存储器元件耦合至第一供电节点；

功率器件，所述功率器件耦合至所述第一供电节点和第二供电节点，所述第二供电节点耦合至电源；

第一存取器件，所述第一存取器件具有耦合至字线的栅极端子、耦合至所述存储器元件的第一端子、以及耦合至第一位线的第二端子，所述第一位线用于在写入操作之前被预放电至逻辑低电平；以及

第二存取器件，所述第二存取器件具有耦合至字线的栅极端子、耦合至所述存储器元件的第一端子、以及耦合至第二位线的第二端子，所述第二位线用于在所述写入操作之前被预放电至逻辑低电平。

2.根据权利要求1所述的设备，还包括逻辑单元，所述逻辑单元在写入操作之前对所述第一位线进行预放电。

3.根据权利要求2所述的设备，其中，所述逻辑单元用于在存储器处于非活动状态期间对所述第一位线进行预放电。

4.根据权利要求1所述的设备，还包括延迟单元，所述延迟单元用于使所述第一位线的断言或解除断言相对于所述字线延迟。

5.根据权利要求1所述的设备，其中，所述功率器件包括p型器件。

6.根据权利要求1所述的设备，其中，所述功率器件包括在所述第一供电节点与所述第二供电节点之间串联耦合到一起的p型器件的组。

7.根据权利要求1所述的设备，其中，所述功率器件具有位于所述第一供电节点与所述第二供电节点之间的可编程电阻。

8.根据权利要求1所述的设备，其中，所述功率器件用于当在写入操作期间所述第一位线被预放电至所述逻辑低电平时，接收用以关闭所述功率器件的脉冲信号。

9.根据权利要求1所述的设备，其中，所述功率器件用于当所述第一位线在写入操作期间转变为逻辑高电平之后开启。

10.根据权利要求1所述的设备，其中，所述存储器元件、所述第一存取器件和所述第二存取器件是6T SRAM单元的部分。

11.根据权利要求1所述的设备，其中，所述存储器元件、所述第一存取器件和所述第二存取器件是8T SRAM单元的部分。

12.根据权利要求1所述的设备，其中，所述交叉耦合的反相器包括相对应的p型器件，其中，所述p型器件的第一端子与所述第一供电节点耦合，且所述p型器件的第二端子与至少一个存取器件耦合。

13.一种用于降低写入最小供电电压的设备，所述设备包括：

具有p型晶体管的功率器件，所述功率器件用于向第一供电节点提供电源；以及

耦合至所述第一供电节点的SRAM存储器单元，所述SRAM存储器单元具有至少两个存取器件，所述至少两个存取器件的相对应的栅极端子耦合至字线，所述至少两个存取器件的相对应的第一端子耦合至所述SRAM存储器单元的交叉耦合的反相器，所述至少两个存取器件的相对应的第二端子耦合至互补的位线，所述互补的位线用于在写入操作之前被预放电至逻辑低电平。

14.根据权利要求13所述的设备，还包括逻辑单元，所述逻辑单元在写入操作之前对所述互补的位线进行预放电。

15.根据权利要求14所述的设备，其中，所述逻辑单元用于在存储器处于非活动状态期间对所述互补的位线进行预放电。

16.根据权利要求13所述的设备，其中，所述SRAM存储器单元是6TSRAM存储器单元。

17.根据权利要求13所述的设备，其中，所述SRAM存储器单元是8TSRAM存储器单元。

18.根据权利要求13所述的设备，其中，所述功率器件用于当在写入操作期间所述互补的位线被预放电至所述逻辑低电平时，接收用以关闭所述功率器件的脉冲信号。

19.根据权利要求13所述的设备，其中，所述功率器件用于在所述互补的位线在写入操作期间转变为逻辑高电平之后开启。

20.根据权利要求13所述的设备，还包括延迟单元，所述延迟单元用于使所述互补的位线的断言或解除断言相对于所述字线延迟。