[发明专利]具有多通道串行通信链路的过程控制器有效
申请号: | 201380029591.9 | 申请日: | 2013-05-13 |
公开(公告)号: | CN104335192B | 公开(公告)日: | 2017-12-05 |
发明(设计)人: | M.D.卡尼;F.J.克罗 | 申请(专利权)人: | 霍尼韦尔国际公司 |
主分类号: | G06F13/14 | 分类号: | G06F13/14;G06F9/38 |
代理公司: | 中国专利代理(香港)有限公司72001 | 代理人: | 张凌苗,徐红燕 |
地址: | 美国新*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 通道 串行 通信 过程 控制器 | ||
1.一种过程控制器(210),包括:
中央处理单元(CPU)(211),以及
多通道串行通信接口(220),其包括彼此并行地耦合到所述CPU的多个串行通信引擎(2211、2212、2213),
其中,所述多通道串行通信接口提供在所述CPU与多个输入/输出(IO)模块(120)之间的多个独立串行通信通道,所述多个独立串行通信通道使得所述CPU能够在任何时间处从所述多个IO模块的任何组合同时地接收信号,以及
其中,所述多通道串行通信接口(220)包括多通道串行外围接口(M-SPI)(220),并且其中所述多个独立串行通信通道包括串行外围接口(SPI)通道。
2.如权利要求1所述的过程控制器,其中,所述多通道串行通信接口(220)包括多个独立的传输和接收消息缓冲器(223),其包括针对所述多个独立串行通信通道中的每个的存储器(233a)。
3.一种过程控制器(210),包括:
中央处理单元(CPU)(211),其包括微处理器,以及
多通道串行外围接口(M-SPI)(220),其包括彼此并行的多个串行通信引擎(2211、2212、2213),所述多个串行通信引擎包括耦合到所述CPU的现场可编程门阵列(FPGA),
其中,所述M-SPI提供在所述CPU与多个输入/输出(IO)模块(120)之间的多个独立串行外围接口(SPI)通信通道,所述多个独立SPI通信通道使得所述CPU能够在任何时间处与所述多个IO模块的任何组合同时地通信,以及
其中,所述M-SPI包括多个独立的传输和接收消息缓冲器(223),其包括针对所述多个独立SPI通信通道中的每个的存储器(233a)。
4.一种过程控制的方法(400),包括:
连接(401)包括中央处理单元(CPU)以及包括彼此并行地耦合到所述CPU的多个串行通信引擎的多通道串行通信接口的过程控制器,其中所述多通道串行通信接口提供在所述CPU与多个输入/输出(IO)模块之间的多个独立串行通信通道,并且其中所述多个IO模块耦合到多个IO场器件,
所述CPU控制(402)涉及所述多个IO场器件的物理过程,包括:
将信号从所述多个IO场器件传输(402a)到所述多个IO模块;
使用所述多个独立串行通信通道将通信信号从所述多个IO模块中的两个或更多同时地传输(402b)到所述多通道串行通信接口,其中所述多通道串行通信接口缓冲所述通信信号,
将所述通信信号从所述多通道串行通信接口传输(402c)到所述CPU;
在所述CPU处处理(402d)所述通信信号,以及
所述CPU经由所述多个IO模块来发送(402e)控制信号以控制所述多个IO场器件,
其中,所述多通道串行通信接口包括多通道串行外围接口(M-SPI),并且其中所述多个独立串行通信通道包括串行外围接口(SPI)通道。
5.如权利要求4所述的方法,其中所述多个IO模块具有在它们传输的字节和/或消息之间的不同的延迟。
6.如权利要求4所述的方法,其中所述多个独立串行通信通道同时地使用两个或更多不同的数据协议。
7.如权利要求4所述的方法,其中所述多通道串行通信接口包括多个独立的传输和接收消息缓冲器,其包括针对所述多个独立串行通信通道中的每个的存储器。
8.如权利要求4所述的方法,其中在所述CPU与所述多个IO模块之间被用于切换到所述CPU以开始与所述多个IO模块中的另一个通信的中断处理由在每个消息的结束处的单个中断组成。
9.如权利要求8所述的方法,进一步包括在所述单个中断之后的时间延迟。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于霍尼韦尔国际公司,未经霍尼韦尔国际公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380029591.9/1.html,转载请声明来源钻瓜专利网。