[发明专利]可连接到微电子基板的相反表面的用于测试的转换器以及相关的系统和方法

说明书

相关申请的交叉引用

本申请要求2013年3月15日提交的美国专利申请号13/840,937，以及2012年4月9日提交的的美国临时申请号61/621,954的优先权，两者的全部内容通过引用方式被合并于此。在上述申请和/或任何其它通过引用方式被合并于此的材料与本公开内容冲突的方面而言，本公开内容进行控制。

技术领域

本公开通常涉及可连接到微电子基板的相反表面的用于测试的转换器，以及相关的系统和方法。

背景技术

微电子(例如，半导体)制造技术的进步已引起了，除了别的之外，在精密电子器件的成本方面的显著减少。其结果是，集成电路在现代环境中已变得无处不在。

集成电路通常分批次制造。个别批次通常包含多个半导体晶片或其它基板，集成电路在其中或其上形成。形成集成电路需要各种半导体制造步骤，包括，例如，沉积、掩模、图案化、注入、蚀刻、平坦化，以及其它工序。

每个晶片通常包括数百个稍后被分隔或分割并被封装使用的单个管芯。在管芯被分割前，测试完整的晶片以确定晶片上的哪些管芯能够按照预定的规格进行操作。在这种方式中，不能符合预期执行的集成电路将不能封装或被合并进入成品。

典型地，在近似圆形的半导体基板或晶片上制造集成电路。此外，通常形成这种集成电路以使得设置在集成电路的最上层之上或靠近集成电路的最上层的导电区域都可以充当端子以用于到设置在集成电路较低层之中或之上的各种电子元件的连接。在测试过程中，这些导电区通常与探针卡接触。

过去，一次能测试一个晶片上未分割的集成电路。为了降低成本和提高投资回报，每个晶片花费在测试过程中花费的时间应减少。制造商寻求各种方法和装置用于能同时检测两个或更多的集成电路。以这种方式，可增加晶片的生产量。在同一时间测试一个以上的集成电路的典型的要求是增加测试器上测试器的通道数。在这样一种并行测试的布置中，当两个或更多个集成电路中的第一个被确定为未通过测试程序时，该组中的一个或多个剩余的集成电路必须在晶片上的另一组集成电路可开始测试过程前，继续并完成测试序列。这意味着专用于集成电路的失败的测试器通道未被有效地占用，直到测试系统已准备好测试晶片上的下一组集成电路。因此，特别是鉴于晶片上集成电路增加的集中性与复杂性，仍然需要一种更有效率的晶片测试方法。

附图说明

图1A-1C示出了依照本技术的实施例的代表性的基板(例如，晶片)，其具有两个相对的表面，以及用于从两个表面电接入基板的相应转换器。

图1D是图1A-1C所示的类型的基板的一部分的扫描电子显微照片。

图1E是图1C所示的基板和两个转换器的局部放大示意图。

图2是依照本公开的实施例连接到测试器组件的基板与两个转换器的局部示意性横截面示意图。

图3A和3B是依照本技术的实施例连接到两个转换器的接入未被供电的管芯的基板的局部示意性横截面示意图。

图4A和4B示出了依照本技术的实施例的基板和被配置用于在放射状向外的方向上引导测试信号的两个转换器。

图5A和5B示出了依照本技术的实施例的基板和被定位以模拟未被分割基板的堆叠管芯的两个转换器。

图6A和6B示出了依照本技术的实施例的基板和被定位以使用不完整的管芯的贯穿基板的通孔的两个转换器。

图7A和7B示出了依照本技术的实施例配置的基板和两个柔性转换器。

图8A和8B示出了依照本技术的实施例配置的具有一个刚性转换器和一个柔性转换器的基板。

图9A和9B示出了依照本技术的实施例配置的基板和两个刚性转换器。

图10A和10B示出了依照本技术的另一实施例配置的基板和两个柔性转换器。

具体实施例