[发明专利]利用嵌段共聚物形成图案及制品有效
申请号: | 201380031525.5 | 申请日: | 2013-05-13 |
公开(公告)号: | CN104364713B | 公开(公告)日: | 2019-02-19 |
发明(设计)人: | 本雅门·M·拉特扎克;马克·H·萨默维尔;米纳克士孙达拉姆·甘迪 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | G03F7/00 | 分类号: | G03F7/00;G03F7/004 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 蔡胜有;顾晋伟 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 利用 共聚物 形成 图案 制品 | ||
提供了一种用于使分层结构图案化的方法,该方法包括:执行光刻以在下层衬底的水平表面上提供显影的预图案层;改变预图案层以形成间隔开的无机材料引导物;对自组装嵌段共聚物层进行铸造和退火以形成横向间隔开的柱状特征物;通过选择性去除自组装嵌段共聚物的一种嵌段的至少一部分来形成图案;以及将图案转印到下层衬底。该方法适用于制造低于50nm的图案化分层结构。
本申请涉及并且要求2012年5月15日提交的名称为“Method of FormingPatterns Using Block Copolymers and Articles Thereof”的共同未决的美国专利申请系列第13/472,442号的优先权,其全部内容通过引用并入本文中。
技术领域
本公开内容涉及用于在分层制品中形成图案的方法,以及由该方法形成的分层制品;并且更具体地,涉及利用嵌段共聚物的柱状微结构域限定线状特征物。
背景技术
在制造半导体器件的成本和性能方面保持竞争性的需要,已经引起了集成电路的器件密度的不断增加。为了在半导体集成电路中实现更高的集成度和微型化,还必须实现形成在半导体晶片上的电路图案的微型化。
设计规则限定器件之间或互连线之间的间隔公差以确保器件或线不以任何不希望的方式相互作用。有助于确定半导体器件的整体尺寸和密度的一个重要的布局设计规则为临界尺寸(CD)。电路的临界尺寸被定义为线的最小宽度或两条线之间的最小间隔。另一关键的设计规则为最小节距,最小节距被定义为已知特征物的最小宽度加上与相邻特征物边缘的距离。
光刻为用于通过将在掩模上的几何图形和图案转印到半导体晶片的表面来制造半导体晶片的标准技术。基本的光刻工艺包括将图案化的光源投射到辐射敏感材料层例如光刻胶层上,然后接着是显影步骤。
为了制造具有小的临界尺寸和节距的细致详尽的图案,需要投射清晰成像的光图案。但是将小特征物的清晰图像投射到半导体晶片上的能力以及缩影镜系统从被照射的掩模获得足够衍射级的能力受限于所使用的光的波长。目前工艺水平的光刻工具使用具有248nm或193nm波长的深紫外(DUV)光,这使得最小特征物尺寸能够降至约50nm。
投射系统可以印刷的最小特征物尺寸由下式近似地给出:
CD=k1·λ/NA
其中,从半导体晶片可以看出,CD为最小特征物尺寸或临界尺寸;k1为囊括工艺相关因素的系数,并且对于生产通常等于0.4;λ为所使用的光的波长;以及NA为透镜的数值孔径。根据这个公式可以通过减小波长和/或通过增加数值孔径来降低最小特征物尺寸以获得较紧密聚焦光束和较小光斑尺寸。
光刻工艺利用曝光工具通过掩模来照射晶片上的辐射敏感材料层以将掩模上的图案转印到晶片。因为图案布局的临界尺寸接近光蚀刻设备的精度极限,所以光学邻近效应(OPE)开始影响将掩模上的特征物转印到辐射敏感材料层的方式,使得掩模和实际布局图案变得不同。熟知的是在投射系统中光学邻近效应导致光学衍射。衍射引起相邻特征物以如下这样的方式相互作用:产生依赖于图案的变化;特征物越相互靠近,邻近效应越明显。因而,定位相互靠近的线状图案的能力超出了光学参数限制。
因此,需要用于使半导体器件图案化的新的改进的方法,以实现使形成在半导体晶片上的电路图案继续微型化。
发明内容
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380031525.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:协议翻译适配器
- 下一篇:用于显示器的柱状隔离物