[发明专利]用于改进有机残余物去除的具有低铜蚀刻速率的水性清洁溶液

说明书

技术领域

本发明大体上涉及用于从上面具有残余物和/或污染物的微电子器件基本上和有效地清洁所述残余物和/或污染物的组合物，其中所述组合物有效去除所述残余物和污染物，将超低k材料上的水纹缺陷降至最少，并且具有增加的与铜、钌、钴、锰和低k介电材料的相容性。

背景技术

众所周知，集成电路(IC)制造商已经用铜取代铝和铝合金以用于先进微电子应用，因为铜具有更高的导电性，其转化为互连性能的显著改进。另外，以铜为基础的互连相比于铝提供更好的电迁移阻力，从而改进互连可靠性。这就是说，铜的实施面临着一定的挑战。例如，铜(Cu)与二氧化硅(SiO₂)以及与其它介电材料的粘着力一般较差。较差的粘着力导致在制造过程中Cu与邻接的膜分层。此外，Cu离子在电偏压下容易扩散到SiO₂中，并且即使在介电质内非常低的Cu浓度下也会增加Cu线之间的介电质漏电。另外，如果铜扩散至有源器件所定位的下层硅中，则可能降低器件性能。

铜在二氧化硅(SiO₂)中以及在其它金属间介电质(IMD)/层间介电质(ILD)中的高扩散性的问题仍然受到很大关注。为了处理这个问题，集成电路基板必须涂覆有合适的阻挡层，其封装铜并阻止铜原子的扩散。包含导电材料和非导电材料的阻挡层通常在铜沉积之前形成在图案化介电层上。已知阻挡层的厚度如果过大的话可能会产生后续铜涂层和超细特征(例如，小于100纳米直径的通孔)填充的问题。如果小于100纳米直径的通孔内部的阻挡层太厚，则其降低特征内的铜的可用体积，导致通孔的电阻增加，其可能抵消由铜的使用所提供的优点。阻挡层的典型材料包括钽(Ta)、氮化钽(TaN_x)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、锰(Mn)等。

使用电解沉积方法以用铜填充导电通路。在利用铜的电解沉积镶嵌线路之前，导电表面涂层必须涂覆在阻挡层顶部，因为常规的阻挡层材料展现高的电阻率并且因此在电解镀铜期间不能传输电流。通常，PVD铜晶种层被沉积在阻挡层上。接着，通过电镀将远远更厚的铜层沉积在晶种层上。在铜沉积完成后，通常通过化学机械平坦化(CMP)将铜平坦化降至制剂中的介电质以进行进一步加工。

IC的特征尺寸持续减小的趋势要求减小阻挡层的厚度以将常规阻挡层的电阻贡献降至最小。因此，用具有降低的电阻的较新材料代替常规阻挡层是有吸引力的。这是因为它将进一步改进图案(即线和通孔)的导电性，从而相比于使用常规阻挡层的互连结构增大信号传播速度。此外，将铜直接电解电镀在导电性阻挡层材料上排除了另一个铜晶种层的使用，从而简化了整个过程。在可充当可直接电镀的扩散阻挡层的各种候选材料中，已经提及了钌(Ru)、钴(Co)、锰(Mn)、钼(Mo)、铼(Rh)和其合金的使用。

前述处理操作，包括晶片基板表面制备、沉积、电镀、蚀刻和化学机械抛光，不同地需要清洁操作以确保微电子器件产品不含原本将会有害地影响产品的功能、或甚至使其无法用于其预期功能的污染物。通常，这些污染物的粒子小于0.3μm。

在这方面的一个具体问题是在CMP处理后留在微电子器件基板上的残余物。这样的残余物包括CMP材料和腐蚀抑制剂化合物如苯并三唑(BTA)。如果不去除，则这些残余物可能会损坏铜线或使铜金属化严重粗糙化，以及造成CMP后涂覆的层在器件基板上的不良粘着。铜金属化的严重粗糙化问题尤其严重，因为过于粗糙的铜可造成产品微电子器件的电气性能不良。为此，已经开发了CMP后去除组合物来去除CMP后残余物和污染物。

随着新的阻挡层引入，必须开发CMP后去除组合物以确保组合物不会有害地影响铜、低k介电质和所述新型阻挡层材料而仍去除CMP后残余物和污染物。此外，CMP后去除组合物不应在超低k介电材料上留下水纹。因此，本公开的一个目的在于鉴定将基本上和有效地去除CMP后残余物和污染物而不会有害地影响微电子器件的新型CMP后组合物。

发明内容

本发明总体上涉及用于从上面具有残余物和/或污染物的微电子器件清洁所述残余物和污染物的组合物和工艺。有利的是，所述组合物将超低k材料上的水纹缺陷降至最少以及具有增加的与铜、钌、钴、锰和低k介电材料的相容性。

在一个方面，

根据后面的公开内容和权利要求，其他方面、特征和优点将更完全显而易见。

具体实施方式