[发明专利]用以扩展软件分支目标提示的方法及设备

说明书

本发明揭示用于基于第一指令中指定的第一程序可访问寄存器PAR的内容来预测存储地址的设备及技术，其中所述第一PAR与第二指令中的第二PAR所指定的目标地址相关。在执行所述第二指令之前推测式提取在所述所预测存储地址处的信息。所述第一指令是预先相关通知ADVCN指令，所述第二指令是间接分支指令，且所述信息是在所述所预测存储地址处开始的多个指令。所述所预测存储地址是用于所述间接分支指令的从其推测式提取指令的分支目标地址。所述预测是基于在所述ADVCN指令中指定的所述第一PAR的内容。所述第一PAR的所述内容与所述分支指令的己进行评估相关。

技术领域

本发明大体上涉及用于处理处理器管线中的指令的技术，且更具体来说涉及用于产生用于间接分支指令的目标地址的早期指示的技术。

背景技术

许多便携式产品(例如蜂窝电话、膝上型计算机、个人数据助理(PDA)或类似物)使用具有至少一个处理器、指令源、输入操作数的源及存储空间的处理系统来用于存储执行结果。举例来说，可将指令及输入操作数存储在由通用寄存器及多层级高速缓冲存储器(包含例如指令高速缓冲存储器、数据高速缓冲存储器及系统存储器)组成的分层存储器配置中。

为了在程序的执行中提供高性能，处理器可使用推测式执行以提取及执行在预测分支目标地址处开始的指令。如果分支目标地址误预测，那么推测式执行的指令必须从管线刷新且所述管线在不同地址处重新开始。在许多处理器指令集中，常常存在分支到从寄存器的内容导出的程序目的地地址的指令。此类指令一般称作间接分支指令。由于对寄存器的内容的间接分支依赖性，通常难以预测分支目标地址，这是因为寄存器可在每次执行间接分支指令时具有不同的值。由于校正误预测间接分支一般需要返回追踪间接分支指令以便提取及执行正确的分支路径上的指令，所以可因此降低处理器的性能。而且，误预测指示处理器不正确地推测式提取及开始错误分支路径上的指令的处理，从而致使用于未使用的指令处理及用于从关系刷新所述指令两者的功率的增加。

发明内容

在其若干方面中，本发明认识到可通过最小化间接分支指令的误预测来改善性能。本发明的第一实施例认识到存在基于第一指令中指定的第一程序可访问寄存器(PAR)的内容来预测存储地址的方法的需要，其中所述第一PAR与第二指令中的第二PAR所指定的目标地址相关。在执行所述第二指令之前推测式提取在所述所预测存储地址处的信息。

另一实施例提出一种预测分支到用于分支指令的目标地址的评估结果的方法，其中所述预测是基于第一指令中所指定的程序可访问寄存器(PAR)，且所指定PAR与分支指令的已进行评估相关。在执行所述分支指令之前推测式提取在所述目标地址处的指令。

另一实施例提出一种用于推测式提取指令的设备。第一程序可访问寄存器(PAR)经配置以存储与分支指令中所指定的目标地址相关的值，及第二PAR经配置以存储用于所述分支指令的目标地址。解码电路经配置以识别预先相关通知(ADVCN)指令中指定的所述第一PAR及识别分支指令中指定的所述第二PAR。预测电路经配置以响应于所述ADVCN指令而基于所述值来预测存储地址，其中存储在所述第一PAR中的值与所述第二PAR识别的目标地址相关。提取电路经配置以在所述分支指令的执行之前推测式提取在所述所预测存储地址处开始的指令。

另一实施例提出一种用计算机可读程序数据及代码编码以用于操作一系统的计算机可读非暂时性媒体。存储地址是基于第一指令中指定的第一程序可访问寄存器(PAR)的内容来预测，其中所述第一PAR与第二指令中的第二PAR所指定的目标地址相关。在执行所述第二指令之前推测式提取在所预测存储地址处的信息。