[发明专利]存储系统

说明书

存储系统具备存储设备以及控制所述存储设备的控制器，所述存储设备具备：能够进行数据的改写的多个存储单元；连接于多个存储单元的多条字线；具备连接于同一字线的多个存储单元的页；具备多个页的平面；具备多个平面的存储单元阵列；对多条字线施加电压的多个字线驱动器；按每个平面设置、对每条字线分配字线驱动器的多个开关。

技术领域

本文描述的实施方式总体涉及存储系统。

背景技术

现在，随着非易失性半导体存储装置(存储器)的用途扩大，存储器的容量也不断增大。

发明内容

本发明的存储系统具备存储设备以及控制所述存储设备的控制器；所述存储设备具备：分别保存数据的多个存储单元；连接于所述多个存储单元的多条字线；具备连接于同一字线的所述多个存储单元的页；具备所述多个页的平面；具备多个所述平面的存储单元阵列；和对所述多条字线施加电压的多个字线驱动器；其中，所述控制器对所述存储设备，发布同时执行对于预定的所述平面的第1数据读出和对于与所述预定的平面不同的平面的第2数据读出的命令。

附图说明

图1是表示第1实施方式所涉及的3维层叠型非易失性半导体存储装置的电路构成的框图。

图2表示第1实施方式所涉及的存储单元阵列。

图3表示第1实施方式所涉及的p-BiCS存储器的1个块中连接于1条位线的多个U字型的串的构成。

图4是用于概略表示第1实施方式所涉及的驱动器与平面开关的关系的框图。

图5是概略表示第1实施方式所涉及的CG驱动器的框图。

图6是第1实施方式所涉及的平面开关CGSW的与CGN有关的开关的电路图。

图7是第1实施方式所涉及的平面开关CGSW的与CGD有关的开关的电路图。

图8是第1实施方式所涉及的行译码器的电路图。

图9是表示第1实施方式所涉及的半导体存储装置的编写工作时的CG映射的图，是表示现有技术的编写以及读取工作时的CG映射的图。

图10是表示第1实施方式所涉及的半导体存储装置的读取工作时的CG映射的图。

图11是表示第1实施方式所涉及的半导体存储装置的擦除工作时的CG映射的图。

图12A表示擦除工作、编写工作、读取工作时的区段信号与CG驱动器的关系。

图12B表示开关信号与输出信号的关系。

图13是示意性表示第2实施方式所涉及的半导体存储装置的基本的构成的框图。

图14是表示第2实施方式所涉及的存取汇总工作的流程图。

图15图示第2实施方式所涉及的半导体存储装置的相互不同平面内的块内的、具有不同的页编号的页上的数据并列地接受存取的状况。

图16是表示第3实施方式所涉及的存取汇总工作的流程图。

图17图示第3实施方式所涉及的半导体存储装置的相互不同的平面内的块内的、具有不同的页编号的页上的数据并列地接受存取的状况。

图18是表示存储单元晶体管MT的阈值分布的曲线图。

图19表示hSLC的专用的参数。

图20是表示第4实施方式所涉及的工作选项中的读取序列的图。

图21A表示SLC数据的读取情况下的读取工作波形。

图21B表示MLC-低位数据的读取情况下的读取工作波形。