[发明专利]帧存储器的控制电路、显示设备及帧存储器的控制方法

说明书

技术领域

这里公开的本发明涉及通过控制存储在显示设备中的帧存储器中的图像数据的写操作和读操作来控制帧存储器的方法、使用该方法的帧存储器控制电路、以及包括该控制电路的显示设备。

背景技术

典型地，诸如液晶显示器、电致发光显示器、或者等离子体显示器的显示设备已经使用在帧的基础上保持图像数据的帧存储器。作为驱动这些显示设备的方法，例如，存在一种顺序地驱动多个子场(subfield)的场顺序驱动方法。在场顺序驱动方法中，存储在帧存储器中的图像数据的写定时不同于它的读定时，所以读地址超过了写地址。当这样的超出情形出现时，存在这样的限制：另一个帧的图像的一部分被显示在同一帧内，并且因此所显示的图像的质量降低。

为了避免上述的超出情形，专利文献1的显示设备检测帧存储器的写地址的重置定时和帧存储器的读地址的重置定时之间的差异，并且通过使用所述定时差异来确定是否出现超出情形。当确定超出情形已经发生时，停止将与一个帧相对应的所有多条数据写入帧存储器，以避免由于超出情形导致的图像质量降低。并且，为了避免超出情形，显示设备包括与两个帧相对应的帧存储器。

在专利文献1的图2中，存储器超出确定单元43确定是否出现超出情形，并且发出指令以停止对于帧存储器的写入。专利文献1的图3A表示：超出情形出现在表示写地址W-address的转换的线与表示读地址R-address的转换的线交叉的部分上。专利文献1的图3B表示，由于所述超出情形，图像数据F3的一部分被读取并且在图像数据F2从存储器被读取的部分处被混合(mixed)。

并且，为了避免上述超出情形，专利文献2的显示设备将帧存储器区域划分成最高有效位(MSB)分级数据和最低有效位(LSB)分级数据，通过用于MSB数据的两个MSB存储器区域来交替地执行MSB数据的写操作和读操作，并且使用用于LSB数据的LSB存储器区域来共享LSB数据的写操作和读操作。由此，由超出情形导致的图像质量降低减少，并且必需的帧存储器容量减小。

在专利文献2的图2中，帧存储器105包括用于MSB数据的第一MSB帧存储器121、第二MSB帧存储器122以及用于LSB数据的LSB帧存储器123，并且MSB数据和LSB数据的写定时和读定时由存储器控制电路104来控制。专利文献2的图3是表示用于第一MSB帧存储器121、第二MSB帧存储器122、和LSB帧存储器123的MSB数据和LSB数据的写操作和读操作的定时图。

[专利文献]

[专利文献1]日本特许公开No.2001-83928

[专利文献2]日本特许公开No.2008-203654

然而，因为专利文献1的显示设备需要与两个帧相对应的帧存储器，因此显示设备的成本提高。并且，在专利文献2的显示设备中，必需的帧存储器容量的减小仅仅被应用在LSB，因此效果极小。并且，在专利文献2的显示设备中，由于MSB帧存储器仍经历超出情形，因此难以避免图像质量降低。

发明内容

本发明意图避免超出情形并且减小必需的帧存储器容量。

本发明的实施例提供用于帧存储器的控制电路，包括：

划分电路，其根据多个子场将图像数据划分成多个子场数据，所述图像数据是同步于第一同步信号被提供的并且是以帧为单位被提供的；帧存储器，其具有被写入所述子场数据的数据的多个块；读控制电路，其同步于第二同步信号从所述块顺序地读取所述子场数据的数据，第二同步信号具有与第一同步信号相同的周期并且被延迟预设的延迟时间；以及写控制电路，在被写入所述块当中的一个块的数据被所述读控制电路读取时，该写控制电路在被写入所述块当中的另一个块的数据被读取之前将新的数据写入所述一个块。

在一些实施例中，所述延迟时间可以是1-(1/n)个帧时段(frame period)(其中，n是子场数目)。

在其他实施例中，块的数目可以是n的幂(其中，n是子场数目)。

在本发明的其他实施例中，显示设备包括

划分电路，其根据多个子场将图像数据划分成多条(piece)子场数据，所述图像数据是同步于第一同步信号被提供的并且是以帧为单位被提供的；帧存储器，其具有被写入所述子场数据的多个块；读控制电路，其同步于第二同步信号读取与一个帧相对应的数据，第二同步信号具有与第一同步信号相同的周期并且被延迟预设的延迟时间，所述读控制电路以预定的顺序读取所述数据；写控制电路，其在所述图像数据被所述读控制电路从一个块读取时将所述子场数据写入所述一个块；以及驱动电路，其基于由所述读控制电路读取的图像数据来驱动显示面板的像素。