[发明专利]制作薄膜晶体管的方法有效
| 申请号： | 201380035135.5 | 申请日： | 2013-06-19 |
| 公开（公告）号： | CN104685633B | 公开（公告）日： | 2018-08-03 |
| 发明（设计）人： | M·纳格;S·斯台德 | 申请（专利权）人： | IMEC非营利协会;荷兰应用自然科学研究组织TNO;鲁汶天主教大学 |
| 主分类号： | H01L29/66 | 分类号： | H01L29/66;H01L29/786 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 王颖 |
| 地址： | 比利*** | 国省代码： | 比利时;BE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 金属层 图案化 金属氧化物半导体层 栅介电层 氧化物半导体薄膜 沉积金属氧化物 薄膜晶体管 沉积金属层 覆盖栅电极 半导体层 干法蚀刻 接触金属 漏极接触 栅电极 晶体管 底栅 基板 源极 制作 | ||
1.一种用于制作底栅顶接触金属氧化物半导体薄膜晶体管的方法，该方法包括：
-在基板上形成栅电极；
-提供覆盖所述栅电极的栅介电层；
-在所述栅介电层上沉积金属氧化物半导体层；
-在所述金属氧化物半导体层上沉积金属层或金属层层叠；
-对所述金属层或金属层层叠进行图案化以形成源极和漏极接触，
其中对所述金属层或金属层层叠进行图案化包括对所述金属层或金属层层叠进行干法蚀刻；以及
-然后对所述金属氧化物半导体层进行图案化，
其中在进行干法蚀刻步骤以形成源极和漏极接触时，尚未对金属氧化物半导体层进行图案化。
2.如权利要求1所述的方法，其特征在于，所述方法还包括沉积钝化层并进行退火工艺。
3.如前述任一项权利要求所述的方法，其特征在于，所述金属氧化物半导体层包含无定形IGZO(铟镓锌氧化物)层或由无定形IGZO(铟镓锌氧化物)层组成。
4.如前述权利要求1-2中任一项所述的方法，其特征在于，所述金属氧化物半导体层包含InZnO、HfInZnO、SiInZnO、ZnO、CuO或SnO层中的任一种或任意组合或由InZnO、HfInZnO、SiInZnO、ZnO、CuO或SnO层中的任一种或任意组合组成。
5.如权利要求1所述的方法，其特征在于，所述金属氧化物半导体层的厚度为10-80纳米。
6.如权利要求1所述的方法，其特征在于，所述金属层包含Mo或由Mo组成，或者其中所述金属层层叠包含Mo/Al/Mo层叠、Mo/Au层叠、Mo/Ti层叠、Mo/Ti/Al/Mo层叠或Mo/ITO层叠或由Mo/Al/Mo层叠、Mo/Au层叠、Mo/Ti层叠、Mo/Ti/Al/Mo层叠或Mo/ITO层叠组成。
7.如权利要求1所述的方法，其特征在于，所述金属层或所述金属层层叠的厚度在50-300纳米范围内。
8.如权利要求1所述的方法，其特征在于，在对金属氧化物半导体层上的金属层或金属层层叠进行了图案化从而限定了所述源极和漏极接触之后，对金属氧化物半导体层进行图案化。
9.如权利要求1所述的方法，其特征在于，所述基板包括聚萘二甲酸乙二酯箔。
10.如权利要求1所述的方法，其特征在于，所述方法还包括在所述栅介电层中形成通孔用于接触所述栅极。
11.如权利要求1所述的方法用于制作沟道长度为2-5微米的晶体管的应用。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于IMEC非营利协会;荷兰应用自然科学研究组织TNO;鲁汶天主教大学，未经IMEC非营利协会;荷兰应用自然科学研究组织TNO;鲁汶天主教大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201380035135.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
