[发明专利]用于光线路终端的比特交织器

权利要求书

1.一种用于光接入网络的光线路终端的比特交织器，包括：

-存储器读取器(FR)，可操作用于接收和提供向相应光网络单元指配的数目为M的数据流(OD1，…，OD4)，

-空间-时间交换机(STS)，所述空间-时间交换机(STS)：

-可操作用于在一个输入周期内从所述相应M个数据流读取上至M个相应比特集合(BS1，…，BS4)，

-并且还可操作用于在一个写入周期内将所述数据流(OD1，…，OD4)的上至N个比特交换到提供相应输出矢量(v0，…，v(N-1))的上至N个相应输出端口上，

-N个或函数元件(O1，…，O(N-1))，每个或函数元件可操作用于在所述一个写入周期内基于所述相应输出矢量(v0，…，v(N-1))中的一个输出矢量来确定相应单个输出比特(b0，…，b(N-1))，

-N个存储器元件(M0，…，M(N-1))，每个存储器元件包括具有相应子元件地址的至少L个比特子元件，并且每个存储器元件可操作用于在所述一个写入周期内将所述相应单个输出比特(b0，…，b(N-1))中的相应单个输出比特写入到它的比特子元件中的相应比特子元件中，

所述比特交织器还包括控制单元(CU)，所述控制单元(CU)可操作用于控制：

-所述空间-时间交换机(STS)对所述M个数据流(M0，…，M(N-1))的读取，

-所述空间-时间交换机(STS)对所述比特到所述输出端口上的交换，

-以及对所述比特子元件的所述写入地址的选择，

其中所述控制单元(CU)可操作用于根据以下各项选择所述输出端口和所述写入地址：

-预定义的数据速率，

-预定义的偏移值，

-在比特帧内的比特的最大数目B，以及

-数目N，

-以及数目L。

2.根据权利要求1所述的比特交织器，

其中所述控制单元(CU)可操作用于控制所述空间-时间交换机(STS)，使得以预定义的数据速率读取所述数据流(OD1，…，OD4)，

并且其中所述控制单元(CU)可操作用于在所述一个写入周期内将所述比特子元件的所述写入地址选择为相同地址值。

3.根据权利要求1所述的比特交织器，

其中从所述相应数据流读取的所述相应比特集合(BS1，…，BS4)中的每个比特集合包含K个比特。

4.根据权利要求1所述的比特交织器，

其中所述控制单元(CU)还可操作用于控制用于在一个读取周期内从所述N个存储器元件读取相应N个比特的相应读取地址。

5.根据权利要求1所述的比特交织器，

其中所述控制单元(CU)可操作用于在所述一个读取周期内将所述读取地址选择为相同地址值。

6.一种用于光接入网络的光线路终端，

包括根据权利要求1至6中的一项所述的比特交织器(BI)。

7.一种用于光接入网络的比特交织的方法，包括：

-接收和提供向相应光网络单元指配的数目为M的数据流(OD1，…，OD4)，

-使用空间-时间交换机(STS)在一个输入周期内从所述相应M个数据流读取上至M个相应比特集合(BS1，…，BS4)，

-使用所述空间-时间交换机(STS)，在一个写入周期内将所述数据流(OD1，…，OD4)的上至N个比特交换到提供相应输出矢量的上至N个相应输出端口上，

-在所述一个写入周期内基于所述相应输出矢量(v0，…，v(N-1))中的一个输出矢量来确定相应单个输出比特(b0，…，b(N-1))，

-在所述一个写入周期内将所述相应单个输出比特(b0，…，b(N-1))中的相应单个输出比特写入到相应N个存储器元件(M0，…，M(N-1))的相应比特子元件中，其中所述相应比特子元件具有相应子元件地址，

所述方法还包括控制：

-所述空间-时间交换机(STS)对所述M个数据流(M0，…，M(N-1))的读取，

-所述空间-时间交换机(STS)对所述比特到所述输出端口上的交换，

-以及对所述比特子元件的所述写入地址的选择。