[发明专利]有快速功率浪涌检测和指令节流以提供低成本电源单元的计算系统和处理器

权利要求书

1.一种处理器，所述处理器包括：

从所述处理器的输入至所述处理器内的逻辑电路的快速信号路径，所述输入用于响应于所述处理器的功率汲取超过所述处理器的电源单元的额定最大功率而接收快速节流信号，所述逻辑电路用于响应于所述快速节流信号节流所述处理器发出指令用于执行的速率以在所述电源单元提供超过所述额定最大功率的功率的一时间窗口内将所述处理器的功率汲取降低到额定最大功率之下，所述快速信号路径用于强制所述处理器内的所述快速节流信号的可实行最小传播延迟。

2.如权利要求1所述的处理器，其特征在于，所述快速信号路径包括受控制的阻抗传输线。

3.如权利要求1所述的处理器，其特征在于，所述快速信号路径不包括执行所述快速节流信号上的基本逻辑处理的逻辑电路。

4.如权利要求1所述的处理器，其特征在于，还包括用于保持指示响应于所述快速节流信号指令将被执行的速率的值的寄存器。

5.如权利要求1所述的处理器，其特征在于，所述处理器包括用于通知软件所述快速节流信号已经被接收的逻辑电路。

6.如权利要求1所述的处理器，其特征在于，所述处理器包括用于规定所述处理器将在节流速率发出指令多久的寄存器。

7.如权利要求1所述的处理器，其特征在于，所述处理器包括规定在所述处理器不再被限制以节流速率发出指令之后所述处理器将切换到什么性能状态的寄存器。

8.如权利要求1所述的处理器，其特征在于，节流速率是每单位时间零指令。

9.一种计算系统，包括：

电源单元；

处理器，所述处理器具有从所述处理器的输入至所述处理器内的逻辑电路的快速信号路径，所述输入用于响应于所述处理器的功率汲取超过所述处理器的电源单元的额定最大功率而接收快速节流信号，所述逻辑电路用于响应于所述快速节流信号节流所述处理器发出指令用于执行的速率以在所述电源单元提供超过所述额定最大功率的功率的一时间窗口内将所述处理器的功率汲取降低到额定最大功率之下，所述快速信号路径强制所述处理器内的所述快速节流信号的可实行最小传播延迟，以及，

具有耦合到所述输入的输出的快速感测电路，所述快速感测电路耦合到电路路径，所述电路路径用于向所述处理器供应功率，

如果所述电源单元将以具有对应于所述处理器的理论最大功率汲取的功率汲取的持续方式呈现时所述电源单元不能够提供持续的功率供应，所述快速感测电路用于检测超过所述额定最大功率的所述功率汲取并迅速地生成所述节流信号作为响应。

10.如权利要求9所述的计算系统，其特征在于，所述快速感测电路沿所述电路路径耦合在电压调节器和所述电源单元之间，所述电压调节器沿所述电路路径耦合在所述快速感测电路和所述处理器之间。

11.如权利要求9所述的计算系统，其特征在于，所述快速感测电路沿所述电路路径耦合在电压调节器和所述处理器之间，所述电压调节器沿所述电路路径耦合在所述快速感测电路和所述电源单元之间。

12.如权利要求9所述的计算系统，其特征在于，所述处理器是多核处理单元。

13.如权利要求9所述的计算系统，其特征在于，响应于对所述指令的所述节流的所述处理器的功率汲取下降将导致来自所述电源单元的相应功率汲取至少下降至所述电源单元在超出阈值之后可以持续100μs以内的级别。