[发明专利]描绘装置、曝光描绘装置、描绘方法及存储有程序的记录介质

说明书

技术领域

本发明涉及描绘装置、曝光描绘装置、描绘方法及存储有程序的记录介质，尤其涉及对基板描绘描绘图案的描绘装置、通过曝光对基板描绘描绘图案的曝光描绘装置、对基板描绘描绘图案的描绘方法及存储有通过上述描绘装置执行的程序的记录介质。

背景技术

以往，已知有一种多层配线基板，将对玻璃布进行浸渍处理并使其干燥的预成型料、刚性性能优异的金属板等作为芯部基板，且具有在上述芯部基板上层叠多层树脂层和配线层而成的多层配线结构。而且，近年来，对该多层配线基板要求薄型化及省空间化，因此提出了不具有芯层的薄型的多层配线基板。

在上述多层配线基板中，由于化学处理而基板发生翘曲，或者由于强度不足而基板发生变形，由此，描绘于各层的电路图案(配线图案)的层间的对位有时变得困难。尽管如此，由于电路图案的高密度化而电路图案中的连接盘直径及孔径变得微细化，因此要求高精度的层间的对位。

为了满足该要求，提出了对应于因基板的翘曲及变形而产生的基板的应变来使电路图案变形，在此基础上在基板上进行描绘的技术。根据该技术，层间的对位的精度提高，但是每当使层重叠时，应变蓄积，因此描绘于上位层的电路图案的形状相对于设计上的电路图案的形状背离，向基板上的电子元件的安装可能变得困难。

另外，也提出了将表示电路图案的图像分割成多个区域，在各分割区域对应于基板的应变而使上述图像旋转移动的技术。根据该技术，在各分割区域中，设计上的电路图案的形状与实际描绘的电路图案的形状的偏离量减少。然而，在该技术中，将图像分割成多个区域，因此存在图像处理变得复杂的课题及需要对各形成区域形成用于在层间连接电路图案的定位孔的机构的课题。

作为用于解决上述课题的技术，在日本特开2005-157326号公报及日本特开2011-95742号公报中，公开了一种图像处理不会变得复杂且能够抑制描绘的电路图案相对于设计上的电路图案的偏离的描绘装置。

即，上述日本特开2005-157326号公报的描绘装置预先取得基板的变形信息，基于该变形信息，以记录于变形后的基板的电路图案成为与通过栅格数据表示的电路图案同一形状的方式对该栅格数据进行变换。并且，基于变换后的栅格数据而在变形前的基板记录电路图案。

另外，上述日本特开2011-95742号公报的描绘装置使用具有对作为描绘对象的对象区域进行规定的位置坐标和设于上述对象区域的基准点的位置的描绘数据，基于基板的位置坐标的移位方式而对基准点的位置进行校正。并且，基于校正后的基准点的位置，在维持上述对象区域的形状的状态下，对上述对象区域内的各坐标进行校正。

发明内容

发明要解决的课题

在此，在向多层配线基板的各层描绘电路图案时，有在描绘对象的层的上位侧和下位侧分别设置电路图案的层的情况。这种情况下，当进行与基板的应变对应的电路图案的变形时，存在如下课题：在上位侧或下位侧，安装用的焊盘的间距相对于电子元件的电极的间距偏离，最终可能难以向基板上安装电子元件。而且，在向描绘于基板的电路图案上描绘用于对电路进行保护的阻焊剂图案时，产生于对应于基板的应变而进行阻焊剂图案的变形同样的课题。

然而，在日本特开2005-157326号公报公开的技术中，基于预先掌握的变形状态而使电路图案变形，因此在下位侧的层已经设有电路图案的情况下，用于使下位侧的层间的配线连接的对位精度劣化。这种情况下，向基板上安装电子元件可能变得困难。

另外，在日本特开2011-95742号公报公开的技术中，各对象区域的大小从校正前的对象区域的大小发生变化，伴随于此，存在安装用的焊盘的间距相对于设定上的数值较大地变化的可能性。这种情况下，也难以向基板上安装电子元件。

本发明鉴于上述课题而完成，其目的在于提供一种即使在对应于基板的应变而使描绘图案变形的情况下，也能够将电子元件高精度地向基板上安装的描绘装置、曝光描绘装置、描绘方法及存储有程序的记录介质。

用于解决课题的方案