[发明专利]用于实现加载存储重新排序和优化的指令定义

权利要求书

1.一种用于在乱序处理器中从存储指令向对应的加载指令转发数据的方法，包括：

访问传入的指令的序列；

在指令的所述序列之中，将每个存储指令分离成存储地址指令和存储数据指令，其中所述存储地址指令执行地址计算和取读，并且其中所述存储数据指令执行寄存器内容到存储器地址的加载；

在指令的所述序列之中，将每个加载指令分离成加载地址指令和加载数据指令，其中所述加载地址指令执行地址计算和取读，并且其中所述加载数据指令执行存储器地址内容到寄存器中的加载；以及

将所述存储地址指令和所述加载地址指令重新排序得比对应的加载指令或存储数据指令更早并且距所述对应的加载指令或存储数据指令更远，以实现所述加载指令和所述存储指令的较早的分派和执行。

2.根据权利要求1所述的方法，其中所述存储地址指令、所述存储数据指令、所述加载地址指令和所述加载数据指令是宏指令并且在宏指令情境中被重新排序。

3.根据权利要求1所述的方法，其中所述存储地址指令、所述存储数据指令、所述加载地址指令和所述加载数据指令是微指令并且在微指令情境中被重新排序。

4.根据权利要求1所述的方法，其中将所述加载指令分离成两个指令允许运行时间优化器在指令的序列内较早地调度地址计算和取读。

5.根据权利要求1所述的方法，其中将所述存储指令的每一个分离成两个指令允许运行时间优化器在指令的序列内较早地调度地址计算和取读。

6.根据权利要求1所述的方法，其中如果存在与处于在加载地址指令与对应的加载数据指令之间的窗口中的在先存储指令的别名使用，则能够重新发出加载数据指令。

7.根据权利要求1所述的方法，其中加载地址指令和取读指令能够在不等待对应的加载数据指令返回的情况下从所述处理器的机器退出窗口退出。

8.根据权利要求1所述的方法，其中所述存储地址指令、所述存储数据指令、所述加载地址指令以及所述加载数据指令用指令前缀和伴随后缀指令的组合来实现。

9.一种微处理器，包括：

核，被耦合到加载存储缓冲器的核心，其中所述加载存储缓冲器实现用于通过以下方式在乱序处理器中从存储指令向对应的加载指令转发数据的方法：

访问传入的指令的序列；

在指令的所述序列之中，将每个存储指令分离成存储地址指令和存储数据指令，其中所述存储地址指令执行地址计算和取读，并且其中所述存储数据指令执行寄存器内容到存储器地址的加载；

在指令的所述序列之中，将每个加载指令分离成加载地址指令和加载数据指令，其中所述加载地址指令执行地址计算和取读，并且其中所述加载数据指令执行存储器地址内容到寄存器中的加载；以及

根据处理器资源将所述存储地址指令、所述存储数据指令、所述加载地址指令和所述加载数据指令重新排序以用于分派和执行。

10.根据权利要求9所述的微处理器，其中所述存储地址指令、所述存储数据指令、所述加载地址指令和所述加载数据指令是宏指令并且在宏指令情境中被重新排序。

11.根据权利要求9所述的微处理器，其中所述存储地址指令、所述存储数据指令、所述加载地址指令和所述加载数据指令是微指令并且在微指令情境中被重新排序。

12.根据权利要求9所述的微处理器，其中将所述加载指令的每一个分离成两个指令允许运行时间优化器在指令的序列内较早地调度地址计算和取读。

13.根据权利要求9所述的微处理器，其中将所述存储指令的每一个分离成两个指令允许运行时间优化器在指令的序列内较早地调度地址计算和取读。