[发明专利]用于在128位数据路径上的SHA1轮处理的指令集

权利要求书

1.一种处理器，包括：

指令解码器，所述指令解码器用于接收处理SHA1散列算法的第一指令，所述第一指令具有第一操作数、第二操作数和第三操作数，所述第一操作数指定存储四个SHA1状态的第一存储位置，所述四个SHA1状态包括第一SHA1状态、第二SHA1状态、第三SHA1状态和第四SHA1状态，所述第二操作数指定存储与第五个SHA1状态相结合的多个SHA1消息输入的第二存储位置；以及

执行单元，所述执行单元被耦合至所述指令解码器，所述执行单元响应于所述第一指令，用于使用所述第三操作数中所指定的组合逻辑函数来对从所述第一操作数和第二操作数中获取的所述四个SHA1状态和所述消息输入执行至少四轮的SHA1轮操作。

2.如权利要求1所述的处理器，其特征在于，所述第一操作数和第二操作数指定具有至少128位的第一寄存器。

3.如权利要求1所述的处理器，其特征在于，所述至少四轮的SHA1轮操作的结果被存储在所述第一操作数所指示的所述第一存储位置中。

4.如权利要求3所述的处理器，其特征在于，所述结果表示新的第一SHA1状态、第二SHA1状态、第三SHA1状态和第四SHA1状态。

5.如权利要求1所述的处理器，其特征在于，所述指令解码器接收第二指令，所述第二指令具有指定第四存储位置的第四操作数和指定第五存储位置的第五操作数，并且响应于所述第二指令，所述执行单元用于：基于从所述第四存储位置中获取的第一组先前的消息输入以及从所述第五存储位置中获取的第二组先前的消息输入来执行消息调度操作的第一部分；以及将中间结果存储在所述第四存储位置中。

6.如权利要求5所述的处理器，其特征在于，所述指令解码器接收第三指令，所述第三指令具有指定第六存储位置的第六操作数和指定第七存储位置的第七操作数，并且响应于所述第三指令，所述执行单元用于：基于与从所述第六存储位置处获取的第三组先前的消息输入和从所述第七存储位置中获取的第四组先前的消息输入相结合的所述中间结果来执行所述消息调度操作的第二部分；以及生成之后的多个消息输入，所述之后的多个消息输入用于要在之后的多轮SHA1算法期间执行的SHA1算法的多轮操作。

7.一种用于指令处理的方法，包括：

由处理器的指令解码器来接收用于处理SHA1散列算法的第一指令，所述第一指令具有第一操作数、第二操作数和第三操作数，所述第一操作数指定存储四个SHA1状态的第一存储位置，所述四个SHA1状态包括第一SHA1状态、第二SHA1状态、第三SHA1状态和第四SHA1状态，所述第二操作数指定存储与第五个SHA1状态相结合的多个SHA1消息输入的第二存储位置；以及

响应于所述第一指令，由所述处理器的执行单元使用所述第三操作数中所指定的组合逻辑函数来对从所述第一操作数和第二操作数中获取的所述四个SHA1状态和所述消息输入执行至少四轮的SHA1轮操作。

8.如权利要求7所述的方法，其特征在于，所述第一操作数和第二操作数指定具有至少128位的第一寄存器。

9.如权利要求7所述的方法，其特征在于，所述至少四轮的SHA1轮操作的结果被存储在所述第一操作数所指示的所述第一存储位置中。

10.如权利要求9所述的方法，其特征在于，所述结果表示新的第一SHA1状态、第二SHA1状态、第三SHA1状态和第四SHA1状态。

11.如权利要求7所述的方法，其特征在于，所述指令解码器接收第二指令，所述第二指令具有指定第四存储位置的第四操作数和指定第五存储位置的第五操作数，并且响应于所述第二指令，所述执行单元用于：基于从所述第四存储位置中获取的第一组先前的消息输入以及从所述第五存储位置中获取的第二组先前的消息输入来执行消息调度操作的第一部分；以及将中间结果存储在所述第四存储位置中。