[发明专利]采样保持电路、A/D转换器、采样保持电路的校准方法以及电路

说明书

技术领域

本发明涉及一种采样保持电路，更详细地说，涉及一种用于利用运算放大器的放大来对输入信号进行输出转换的电路(例如流水线型A/D转换器、Δ∑A/D转换器等)。

背景技术

作为利用采样保持电路的电路可举出流水线型A/D转换器。作为该流水线型A/D转换器10，例如已知图7示出的电路(例如参照专利文献1)。

如图7所示，该流水线型A/D转换器10是从Stage1至StageN为止N级的单位块100(1)～100(N)级联连接而构成的。

各单位块100(1)～100(N)具有相同结构，因此，在此说明StageI(单位块100(I))的结构。

如图7所示，StageI构成为包括SSH(子采样保持)电路101、SADC(子AD转换器)电路102、DAC(D/A转换器)电路103以及加法器104。

StageI的SSH电路101取入从前级的单位块StageI-1输出的模拟输出信号ResidueI-1。

SADC电路102对由SSH电路101取入的模拟输出信号ResidueI-1进行A/D转换而转换为数字信号DigitalI。作为StageI的输出信号(DigitalI)而输出该数字信号DigitalI。此外，从该SADC电路102输出的数字信号DigitalI与从各Stage1～StageN的SADC电路102输出的数字信号DigitalI一起以规定的规则相加，其结果作为表示A/D转换的结果的数字输出信号而输出。

DAC电路103生成与来自SADC电路102的数字信号DigitalI对应的模拟信号并输出到加法器104。

加法器104将由SSH电路101取入的模拟信号减去由DAC电路103生成的模拟信号，将作为其减法运算结果的模拟信号作为残差信号ResidueI输出到下一级的单位块StageI+1。此时，通过将在加法器104中进行减去所得到的作为残差信号的模拟信号(ResidueI)放大规定倍，能够不提高下一级的单位块StageI+1的要求精度而通过相同的单位块(Stage)结构来进行A/D转换，并实现高精度的A/D转换。

另外，一般，SSH电路101、DAC电路103和加法器104由一个运算放大器与电容器CAP的组合构成。将组合运算放大器与电容器CAP而构成的该电路称为MultipleDAC(MDAC：乘法型数字模拟转换器)105。

图8是表示MDAC 105的一例的概要结构图。

在图8中，(a)示出采样阶段(Sampling Phase)的电路结构，(b)示出保持阶段(Holding Phase)的电路结构。MDAC 105根据转换时钟信号CLK来切换未图示的开关等，由此在采样阶段实现图8的(a)的电路，在保持阶段实现图8的(b)的电路。此外，图8的(a)中的“CsI”的变量I是指构成StageI的Cs。

如图8所示，MDAC 105由相同大小的单位电容并联组合而成的采样电容器CsI、由运算放大器构成的MDAC-AMP 11和存在于MDAC-AMP 11的输入端的寄生电容Cp构成。MDAC 105根据所输入的转换时钟信号CLK进行动作以交替地实现采样阶段(图8的(a))和保持阶段(图8的(b))。

在采样阶段(图8的(a))，将前级的单位块StageI-1的模拟输出信号ResidueI-1充入到采样电容器CsI。即，对采样电容器CsI的一端输入模拟输出信号ResidueI-1，采样电容器CsI的另一端与MDAC-AMP 11的反转输入端子相连接。此时，MDAC-AMP 11的输入端和输出端短路到接地电平。寄生电容Cp也同样地短路到接地电平。

另一方面，在保持阶段(图8的(b))，将MDAC-AMP 11的输出端与反转输入端经由电容Cf进行连接。另外，对于电容Cr，根据从图7的SADC电路102输出的数字信号DigitalI而将构成电容器Cr的多个单位电容分别与“+Vr”、“0”、“-Vr”中的某一个进行连接。即，电容Cr的一端与“+Vr”、“0”、“-Vr”中的某一个进行连接，另一端与MDAC-AMP 11的反转输入端进行连接。

上述电容Cf和电容Cr分别由构成上述采样电容器CsI的多个单位电容中的一部分构成。即，对于采样电容器CsI，在保持阶段，构成采样电容器CsI的单位电容的一部分被用作连接在MDAC-AMP 11的输出端和反转输入端之间的电容Cf，其余的单位电容被用作电容Cr。