[发明专利]用于缩短缓存的清空时间的设备和方法

权利要求书

1.一种处理器，包括：

缓存电路；

逻辑电路，用于管理缓存线进入所述缓存电路以及从所述缓存电路去除所述缓存线，所述逻辑电路包括：

存储电路，用于存储标识所述缓存内处于修改的状态的一组缓存线的信息；

控制电路，所述控制电路耦合到所述存储电路，所述控制电路用于：响应于清空所述缓存的信号，从所述存储电路接收所述信息，并从中确定所述缓存的地址，以便从所述缓存中读取所述缓存线组，以便避免从所述缓存读取处于无效或清洁状态的缓存线；

递增逻辑，用于对于多个缓存线中的每一个缓存线变换到修改的状态，使计数器递增；以及

递减逻辑，用于每当修改的缓存线被驱逐或宣布无效时都使所述计数器递减，直到缓存被清空。

2.如权利要求1所述的处理器，其特征在于，所述逻辑电路是缓存代理的一部分，所述缓存是缓存切片。

3.如权利要求1所述的处理器，其特征在于，所述存储电路是存储具有对应于所述缓存内的特定位置的位置的字的存储器。

4.如权利要求2所述的处理器，其特征在于，所述缓存内的特定位置对应于所述缓存的特定的组和路。

5.如权利要求1所述的处理器，其特征在于，进一步包括耦合到互连网络的多个处理核，所述逻辑电路耦合到所述互连网络。

6.如权利要求1所述的处理器，其特征在于，进一步包括耦合到所述逻辑电路的功率管理电路，所述功率管理电路提供所述清空信号。

7.如权利要求1所述的处理器，其特征在于，进一步包括电压控制电路以在从所述缓存中读取所述缓存线组之后导致施加于所述缓存的电压降低。

8.如权利要求1所述的处理器，其特征在于，所述存储电路包括用于所述缓存的每一路的单独的存储器。

9.一种用于计算系统的方法，包括：

响应于缓存的缓存线处于修改的状态的判断，将指出所述缓存线处于修改的状态的信息写入到存储器；

当处于所述修改的状态时，将所述缓存线写入到缓存；

将一个或多个清洁或无效缓存线写入到所述缓存；

响应于清空所述缓存的信号，从所述存储器读取标识所述缓存线的所述信息；

从所述缓存读取所述缓存线，但不读取所述一个或多个清洁或无效缓存线中的任何一个；

在所述读取之后，降低到所述缓存的供电电压，

所述方法进一步包括：

对于多个缓存线中的每一个缓存线变换到修改的状态，使计数器递增；以及

每当修改的缓存线被驱逐或宣布无效时都使所述计数器递减，直到缓存被清空。

10.如权利要求9所述的方法，其特征在于，所述缓存是缓存切片。

11.如权利要求10所述的方法，其特征在于，所述信息存储在所述存储器的对应于所述缓存切片的组和路的存储了所述缓存线的位置。

12.如权利要求11所述的方法，其特征在于，进一步包括从所述组和路信息，确定所述缓存中的所述缓存线的地址，并将该地址应用到所述缓存以读取所述缓存线。

13.如权利要求9所述的方法，其特征在于，进一步包括功率管理电路生成所述信号。

14.如权利要求9所述的方法，其特征在于，进一步包括，在所述信息的所述读取之前，从所述存储电路读取第二信息以标识所述存储电路的没有发现涉及修改的缓存线的信息的至少一个区域。

15.如权利要求9所述的方法，其特征在于，进一步包括在从所述缓存读取所述缓存线之后将所述缓存线保存到第二存储电路。