[发明专利]具有屏蔽层的深耗尽型MOS晶体管及其方法

权利要求书

1.一种形成在硅衬底上的半导体晶体管结构，包括：

晶体管栅极，其位于所述硅衬底的顶表面，所述晶体管栅极具有有效栅极长度Lg，所述晶体管栅极具有底部和两个侧面，所述底部每侧具有限定所述栅极的物理外边界的底角；

源极和漏极延伸区，其位于所述晶体管栅极的两侧，所述源极和漏极延伸区从所述晶体管栅极的每侧向内延伸一定距离，所述源极和漏极延伸区限定形成所述有效栅极长度Lg的两个内边缘，所述源极和漏极延伸区掺杂有预定的掺杂极性；

深源极/漏极掺杂区，其与所述源极和漏极延伸区中的每一者相邻，所述深源极/漏极掺杂区掺杂有与用于所述源极和漏极延伸区的所述掺杂极性相同的预定掺杂极性，所述深源极/漏极掺杂区包括其中具有重掺杂部分的掺杂分布；

其中，在所述晶体管栅极的两侧的所述深源极/漏极掺杂区和所述源极和漏极延伸区彼此电接触，所述电接触的位置形成分界面；

未掺杂的沟道部分，其限定所述源极和漏极延伸区之间的空间和所述深源极/漏极掺杂区之间的空间；以及

屏蔽区，其包括具有与所述深源极/漏极掺杂区和所述源极和漏极延伸区的极性相反的极性的高掺杂区，所述屏蔽区直接位于所述未掺杂的沟道部分的下方，所述屏蔽区在所述深源极/漏极掺杂区之间横向延伸，所述屏蔽区具有5×10¹⁸至1×10²⁰原子/cm³的掺杂浓度；

其中，所述屏蔽区位于所述衬底表面下方竖直的深度处，所述屏蔽区不比所述分界面离所述栅极近，并且其中，所述屏蔽区在所述深源极/漏极掺杂区的所述重掺杂部分的上方或下方定位；

并且还包括外部，其限定未掺杂的间隔区，所述未掺杂的间隔区遵循所述深源极/漏极掺杂区和所述源极和漏极延伸区组合的形状，所述外部具有与所述未掺杂的沟道部分邻接的外边缘，所述外边缘限定所述分界面，所述屏蔽区延伸到所述外部的所述外边缘。

2.根据权利要求1所述的半导体晶体管结构，其中，所述源极和漏极延伸区高过所述衬底的表面水平。

3.根据权利要求2所述的半导体晶体管结构，其中，使用外延增长硅形成升高的源极和漏极延伸区。

4.根据权利要求1所述的半导体晶体管结构，其中，所述源极和漏极延伸区和所述深源极/漏极掺杂区形成浅结。

5.根据权利要求1所述的半导体晶体管结构，还包括：

阈值电压设定区，其直接位于所述屏蔽区的上方，所述阈值电压设定区与所述屏蔽区共同延伸并且与所述屏蔽区邻接。

6.根据权利要求5所述的半导体晶体管结构，其中，所述阈值电压设定区和所述屏蔽区两者邻接所述深源极/漏极掺杂区。

7.根据权利要求1所述的半导体晶体管结构，还包括所述未掺杂的沟道部分中的一定浓度的锗，与未使用所述浓度的锗的情况相比，所述浓度的锗足以实现所述Lg的变宽。

8.根据权利要求7所述的半导体晶体管结构，其中，通过离子注入的方式将所述浓度的锗引入到所述未掺杂的沟道部分中。