[发明专利]具有减小的栅极到源极与栅极到漏极重叠电容的金属栅极MOS晶体管

说明书

技术领域

本发明涉及MOS晶体管，且更特定来说，涉及金属栅极MOS晶体管及形成此类晶体管的方法。

背景技术

金属氧化物半导体(MOS)晶体管是众所周知的半导体装置，其可实施为n沟道(NMOS)装置或p沟道(PMOS)装置。MOS晶体管具有由沟道分离的间隔开的源极区及漏极区以及位于所述沟道上方且通过栅极电介质层与所述沟道绝缘的栅极。金属栅极MOS晶体管是一种利用金属栅极及高k栅极电介质层的类型的MOS晶体管。

图1图解说明现有技术金属栅极MOS晶体管100。MOS晶体管100包含半导体本体110，半导体本体110具有单晶硅衬底区112及接触衬底区112的沟槽隔离结构114。另外，半导体本体110包含各自接触衬底区112的源极120及漏极122。源极120及漏极122各自具有与衬底区112的导电性类型相反的导电性类型。源极120包含经轻掺杂区120L及经重掺杂区120H。类似地，漏极122包含经轻掺杂区122L及经重掺杂区122H。此外，衬底区112具有位于源极120与漏极122之间的沟道区124。

如图1中所进一步展示，MOS晶体管100包含接触沟道区124且位于沟道区124上方的高k栅极电介质结构126及接触栅极电介质结构126且位于沟道区124上方的金属栅极130。MOS晶体管100还包含接触栅极电介质结构126且横向环绕栅极130的侧壁间隔件132。

MOS晶体管100另外包含接触侧壁间隔件132且位于源极120及漏极122上方的不导电互连电介质结构138。电介质结构138可用蚀刻止挡层140及接触蚀刻止挡层140且位于蚀刻止挡层140上方的电介质层142来实施。

晶体管的阈值电压是在沟道区的顶表面处形成反转层所需的栅极电压，其足以允许电流从源极区流动到漏极区。在NMOS晶体管的情况中，n型掺杂剂原子形成反转层，而在PMOS晶体管的情况中，p型掺杂剂原子形成反转层。

在操作中，关于NMOS晶体管，当存在正漏极到源极电压V_DS且栅极到源极电压V_GS比阈值电压更正时，NMOS晶体管接通且电子从源极区流动到漏极区。当栅极到源极电压V_GS比阈值电压更负时，MOS晶体管关断且无电子(除极小泄漏电流之外)从源极区流动到漏极区。

关于PMOS晶体管，当存在负漏极到源极电压V_DS且栅极到源极电压V_GS比阈值电压更负时，PMOS晶体管接通且空穴从源极区流动到漏极区。当栅极到源极电压V_GS比阈值电压更正时，PMOS晶体管关断且无空穴(除极小泄漏电流之外)从源极区流动到漏极区。

MOS晶体管100的问题之一是，高k栅极电介质结构126实质上增加了栅极到源极与栅极到漏极重叠电容。因此，需要一种减小与高k电介质结构相关联的栅极到源极与栅极到漏极重叠电容的金属栅极MOS晶体管。

发明内容

本发明提供一种减小栅极到源极与栅极到漏极重叠电容的金属栅极MOS晶体管及形成所述晶体管的方法。

在所描述的实施例中，一种半导体结构包含具有一导电性类型的半导体区。所述半导体结构还包含各自接触所述半导体区的源极及漏极。间隔开的源极及漏极各自具有与所述半导体区的导电性类型相反的导电性类型。所述半导体结构进一步包含所述半导体区的沟道区，所述沟道区位于所述源极与所述漏极之间。另外，所述半导体结构包含接触所述沟道区且位于所述沟道区上方的栅极电介质及接触所述栅极电介质且位于所述栅极电介质上方的金属栅极。所述金属栅极具有下部宽度及大于所述下部宽度的上部宽度。

替代地，所述半导体结构包含具有一导电性类型的半导体区。所述半导体结构还包含各自接触所述半导体区的源极及漏极。间隔开的源极及漏极各自具有与所述半导体区的导电性类型相反的导电性类型。所述半导体结构进一步包含所述半导体区的沟道区，所述沟道区位于所述源极与所述漏极之间。另外，所述半导体结构包含接触所述沟道区且位于所述沟道区上方的栅极电介质及接触所述栅极电介质且位于所述栅极电介质上方的金属栅极。此外，所述半导体结构包含接触所述栅极电介质且横向环绕所述栅极电介质及所述金属栅极两者的不导电侧壁间隔件。所述不导电侧壁间隔件的一部分垂直位于所述半导体区与所述金属栅极正中间。