[发明专利]碳化硅半导体器件及其制造方法在审
申请号: | 201380055289.0 | 申请日: | 2013-10-08 |
公开(公告)号: | CN104737292A | 公开(公告)日: | 2015-06-24 |
发明(设计)人: | 日吉透;斋藤雄 | 申请(专利权)人: | 住友电气工业株式会社 |
主分类号: | H01L29/12 | 分类号: | H01L29/12;H01L21/336;H01L29/78 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 李兰;孙志湧 |
地址: | 日本大阪*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 碳化硅 半导体器件 及其 制造 方法 | ||
1.一种制造碳化硅半导体器件的方法,包括以下步骤:
制备碳化硅衬底,所述碳化硅衬底包括:第一杂质区,所述第一杂质区具有第一导电类型;阱区,所述阱区与所述第一杂质区接触并且具有不同于所述第一导电类型的第二导电类型;以及第二杂质区,所述第二杂质区通过所述阱区与所述第一杂质区分离并且具有所述第一导电类型;
形成二氧化硅层,所述二氧化硅层与所述第一杂质区和所述阱区接触;以及
在所述二氧化硅层上形成栅电极,
形成二氧化硅层的所述步骤包括以下步骤:
在所述第一杂质区上形成含硅材料,
氧化所述含硅材料,以及
氧化被夹在所述第一杂质区和所述第二杂质区之间的所述阱区的表面,
所述二氧化硅层包括在所述第一杂质区上的第一二氧化硅区,以及被夹在所述第一杂质区和所述第二杂质区之间的所述阱区上的第二二氧化硅区,
假定所述第一二氧化硅区的厚度是第一厚度并且所述第二二氧化硅区的厚度是第二厚度,则所述第一厚度大于所述第二厚度。
2.根据权利要求1所述的制造碳化硅半导体器件的方法,其中
所述含硅材料包括多晶硅、非晶硅、以及非晶碳化硅中的一种。
3.根据权利要求1或2所述的制造碳化硅半导体器件的方法,其中
所述含硅材料的宽度小于所述第一杂质区的宽度。
4.根据权利要求1至3中的任一项所述的制造碳化硅半导体器件的方法,其中
所述第一二氧化硅区中的碳浓度低于所述第二二氧化硅区中的碳浓度。
5.根据权利要求1至4中的任一项所述的制造碳化硅半导体器件的方法,其中
所述第一厚度是所述第二厚度的1.5倍或更大且5倍或更小。
6.根据权利要求1至5中的任一项所述的制造碳化硅半导体器件的方法,其中
在形成二氧化硅层的所述步骤中,氧化所述含硅材料的所述步骤和氧化所述阱区的表面的所述步骤同时执行。
7.根据权利要求1至5中的任一项所述的制造碳化硅半导体器件的方法,其中
在形成二氧化硅层的所述步骤中,在氧化所述阱区的表面的所述步骤之后执行形成含硅材料的所述步骤。
8.根据权利要求7所述的制造碳化硅半导体器件的方法,其中
在氧化所述含硅材料的所述步骤中的温度低于在氧化所述阱区的表面的所述步骤中的温度。
9.一种碳化硅半导体器件,包括碳化硅衬底,所述碳化硅衬底包括:第一杂质区,所述第一杂质区具有第一导电类型;阱区,所述阱区与所述第一杂质区接触并且具有不同于所述第一导电类型的第二导电类型;以及第二杂质区,所述第二杂质区通过所述阱区与所述第一杂质区分离并且具有所述第一导电类型,所述碳化硅半导体器件进一步包括:
第一二氧化硅区,所述第一二氧化硅区被布置在所述第一杂质区上;
第二二氧化硅区,所述第二二氧化硅区被布置在被夹在所述第一杂质区和所述第二杂质区之间的所述阱区的表面上;以及
栅电极,所述栅电极被布置在所述第一二氧化硅区和所述第二二氧化硅区上,
所述第一二氧化硅区的厚度大于所述第二二氧化硅区的厚度,
所述第一二氧化硅区中的碳浓度低于所述第二二氧化硅区中的碳浓度。
10.根据权利要求9所述的碳化硅半导体器件,其中
所述第一二氧化硅区的厚度是所述第二二氧化硅区的厚度的1.5倍或更大且5倍或更小。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社;,未经住友电气工业株式会社;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380055289.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类