[发明专利]非易失性存储器阵列逻辑

说明书

一种用于实施非易失性存储器阵列逻辑的方法包括：将交叉点存储器阵列配置在第一配置下，并将输入电压施加至在所述第一配置下的所述交叉点阵列，以产生设置电压。将所述交叉点阵列配置在第二配置下，并将输入电压施加至在所述第二配置下的所述交叉点阵列，以产生检测电压。将所述设置电压与所述检测电压相比较，以对所述交叉点阵列中存储的数据执行逻辑运算。还提供了一种用于执行非易失性存储器阵列逻辑的系统。

技术领域

本发明涉及存储器，并且更具体地涉及非易失性存储器阵列逻辑。

背景技术

非易失性存储器阵列可用于存储数字数据。连接至存储器阵列的检测电路探测该存储器阵列内的电阻器件的状态，并向外部电路发送这些测量结果以进行传送和处理。数字数据的处理可包括执行多种逻辑运算。

发明内容

在一个实施例中，提供了一种用于在电阻式非易失性交叉点存储器阵列中实施布尔逻辑运算的方法，该方法包括：通过选择所述交叉点存储器阵列中的参考行和列来选择所述布尔逻辑运算，并且将预置/重置值输入至检测电路中的放大器；将输入电压施加至所述参考行，以产生设置电压；将所述设置电压存储在所述检测电路中的存储元件中；选择与所述交叉点存储器阵列中的所选择的列交叉的数据行，在所述交叉点存储器阵列中，在所选择的数据行和所选择的列的交叉处的交叉点器件存储待由所述布尔逻辑运算进行运算的数据值；将所述输入电压施加至所选择的数据行，以产生检测电压；利用比较器将所述检测电压与所述设置电压相比较；如果所述检测电压与所述设置电压不同，从所述比较器输出电压脉冲；如果未产生电压脉冲，则从所述放大器向锁存器输出所述预置/重置值；以及如果产生电压脉冲，则利用所述放大器接受所述电压脉冲、修改所述预置/重置值、以及随后将所修改的预置/重置值输出至所述锁存器。

在另一个实施例中，提供了一种用于在电阻式非易失性交叉点存储器阵列中实施布尔逻辑运算的系统，该系统包括：所述电阻式非易失性交叉点存储器阵列，被配置为执行所述布尔逻辑运算，并且包括至少一个参考行和数据行；以及动态检测电路，包括动态检测放大器和数据锁存器；其中所述电阻式非易失性交叉点存储器阵列和所述动态检测电路被配置为对存储在所述电阻式非易失性交叉点存储器阵列内的数据运行布尔逻辑函数，所述布尔逻辑函数包括：通过选择所述电阻式非易失性交叉点存储器阵列中的参考行和列来选择所述布尔逻辑运算，并且将预置/重置值输入至所述动态检测电路中的所述动态检测放大器；将输入电压施加至所述参考行，以产生设置电压；将所述设置电压存储在所述动态检测电路中的存储元件中；选择与所述电阻式非易失性交叉点存储器阵列中的所选择的列交叉的数据行，在所述电阻式非易失性交叉点存储器阵列中，在所选择的数据行和所选择的列的交叉处的交叉点器件存储待由所述布尔逻辑运算进行运算的数据值；将所述输入电压施加至所选择的数据行，以产生检测电压；利用比较器将所述检测电压与所述设置电压相比较；如果所述检测电压与所述设置电压不同，从所述比较器输出电压脉冲；如果未产生电压脉冲，则从所述动态检测放大器向所述数据锁存器输出所述预置/重置值；以及如果产生电压脉冲，则利用所述动态检测放大器接受所述电压脉冲、修改所述预置/重置值、以及随后将所修改的预置/重置值输出至所述数据锁存器。

附图说明

附图图示出本文所描述原理的各种示例，且为说明书的一部分。所图示的示例仅为示例，且不限制权利要求的范围。

图1是根据本文所描述原理的一个示例的、连接至动态检测电路的交叉点阵列的一部分的框图。

图2A和图2B是根据本文所描述原理的一个示例的、非易失性存储器阵列的两种不同配置的电示意模型。

图3是示出根据本文所描述原理的一个示例的、各种逻辑类型及其对应的真值表的图表。

图4A是示出根据本文所描述原理的一个示例的、操作非易失性存储器阵列及附属的动态检测电路以产生多种逻辑运算的图表。

图4B是根据本文所描述原理的一个示例的、用于产生图4A中描述的逻辑运算的时序图。