[发明专利]用于混合等待时间‑吞吐量处理器的装置和方法

说明书

背景技术

技术领域

本发明总体涉及计算机处理器领域。更具体地说，本发明涉及用于混合等待时间-吞吐量处理器的装置和方法。

相关技术描述

如今，调用加速器需要通过驱动器接口。在其中使用层次结构保护域的系统中，这意味着切换到环0，并且将数据复制到不同的地址空间，从而消耗显著的时间和处理资源。由于高等待时间，此类加速器接口固有地也是异步的。可编程加速器要求被加速的代码以其自身的指令集架构(ISA) 被实现。

一些当前的处理器架构尝试解决这些顾虑中的一些，但是仅提供具有在被加速的任务请求及其执行之间的高等待时间的、粗粒度的异步机制。此外，当前的架构使用非X86 ISA，这需要单独的工具链来生成被加速的任务，并将该被加速任务与主x86程序集成。

此外，当前的异步硬件加速器(例如，GPU)允许被加速的任务执行与触发该被加速的任务的应用线程不相关的任务。这允许该应用线程处理异常和/或中断而不影响被加速的任务，并且甚至允许该应用线程在多个核之间迁移而不影响系统上被加速的任务的位置。

当前的同步硬件加速器需要确保中断、异常、上下文切换和核迁移仍然是功能正确的，并且确保向前进展。这是通过下述之一完成的：(1)确保加速器足够短并且不导致任何异常，使得任何中断被推迟到完成该加速器为止；(2)在现有的架构寄存器(例如，REPMOV)中保持加速器的向前进展；或(3)定义保存加速器状态的新架构寄存器，并且将它们添加到 XSAVE/XRESTORE。

此外，当前正以专业编程语言和指令集架构(ISA)(例如，用于DSP 和GPU)开发吞吐量编程代码。由此，吞吐量程序必须以与等待时间程序不同的ISA和工具链被写入。既有等待时间部分又有吞吐量部分的单个应用必须被分成分开的子程序。一旦被分开，每一个子程序在不同的硬件上运行，从而导致在两个子程序之间的控制和数据传输中的显著开销。分别由诸如操作系统和驱动器或中间件之类的不同实体完成在不同的硬件资源上对分开的子程序的调度。

附图说明

结合以下附图，从以下具体实施方式中可获得对本发明更好的理解，其中：

图1A是示出根据本发明的多个实施例的示例性有序流水线和示例性的寄存器重命名的无序发布/执行流水线的框图；

图1B是示出根据本发明的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的无序发布/执行架构核的框图；

图2是根据本发明的多个实施例的具有集成的存储器控制器和图形器件的单核处理器和多核处理器的框图。

图3示出根据本发明的一个实施例的系统的框图；

图4示出根据本发明的实施例的第二系统的框图；

图5示出根据本发明的实施例的第三系统的框图；

图6示出根据本发明的实施例的芯片上系统(SoC)的框图；

图7示出根据本发明的多个实施例的、对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图；

图8A示出可在其中实现本发明的多个实施例的处理器架构；

图8B-C示出存储用于调用加速器并回顾结果的数据的寄存器；

图9A-C示出根据本发明的一个实施例的用于调用加速器的方法；

图10A示出用于处理经常失败的复杂指令的方法；

图10B示出使用用于存储加速器状态信息的栈的本发明的一个实施例。

图11A示出由等待时间优化硬件和吞吐量优化硬件处理的高层级程序和数据存储器。

图11B示出包括等待时间群集集合和吞吐量群集集合的本发明的一个实施例。

图12A和12B是示出根据本发明的多个实施例的通用向量友好指令格式及其指令模板的框图；

图13A-D是示出根据本发明的多个实施例的示例性专用向量友好指令格式的框图；以及

图14是根据本发明的一个实施例的寄存器架构的框图。

图15示出根据本发明的某些实施例的计算机系统。

具体实施方式

在下面的描述中，为了进行解释，阐述了众多具体细节以便提供对下述本发明的多个实施例的透彻理解。然而，对本领域的技术人员显而易见的是，可以在没有这些具体细节中的一些细节的情况下实施本发明的多个实施例。在其他实例中，公知的结构和设备以框图形式示出，以避免使本发明的多个实施例的基本原理模糊。