[发明专利]具有提升辐射抗扰度的集成电路

权利要求书

1.一种具有提升辐射抗扰度的集成电路，所述集成电路包括：

衬底；

形成于所述衬底上且具有存储器单元的具有冗余节点的N型晶体管的P阱；及

形成于所述衬底上且具有所述存储器单元的P型晶体管的N阱；

其中与第一对节点相关联的N型晶体管由与第二对节点相关联的N型晶体管分离。

2.根据权利要求1所述的集成电路，其进一步包括在所述N阱的第一侧上的第一P抽头及在所述N阱的第二侧上的第二P抽头。

3.根据权利要求2所述的集成电路，其中所述存储器单元为12晶体管存储器单元，且包括在所述N阱的所述第一侧上及在所述N阱的所述第二侧上的N型晶体管，所述集成电路进一步包括与所述N阱的所述第一侧上的晶体管相关联的第一字线接点及与所述N阱的所述第二侧上的N型晶体管相关联的第二字线接点。

4.根据权利要求1到3中任一权利要求所述的集成电路，其中所述P型晶体管经定位于所述N阱内以最大化与第一对冗余节点相关联的晶体管之间的距离。

5.根据权利要求1到4中任一权利要求所述的集成电路，其中所述N阱具有用于容纳所述P型晶体管的最小尺寸。

6.根据权利要求5所述的集成电路，其中通过提供具有最小尺寸的N阱来增加所述存储器单元的总大小。

7.一种形成具有提升辐射抗扰度的集成电路的方法，所述方法包括：

提供衬底；

在所述衬底上形成P阱，所述P阱具有存储器单元的N型晶体管；及

在所述衬底上形成N阱，所述N阱具有所述存储器单元的P型晶体管；

其中与第一对节点相关联的N型晶体管由与第二对节点相关联的N型晶体管分离。

8.根据权利要求7所述的方法，其进一步包括在所述N阱之外形成所述存储器单元的元件，所述元件不需要在由所述N阱定义的区域内。

9.根据权利要求7或权利要求8所述的方法，其中形成所述存储器单元的所述N阱及所述P阱包括在所述N阱与所述P阱中的所述N型晶体管之间形成具有P抽头的6晶体管存储器单元。

10.根据权利要求7到9中任一权利要求所述的方法，其进一步包括在由所述N阱定义的所述区域之外形成电力迹线。

11.根据权利要求7到10中任一权利要求所述的方法，其中形成所述存储器单元的所述N阱及P阱包括形成12晶体管存储器单元，所述12晶体管存储器单元包括在所述N阱的第一侧上的第一P抽头及在所述N阱的与所述N阱的所述第一侧相反的第二侧上的第二P抽头。

12.根据权利要求11所述的方法，其中形成所述12晶体管存储器单元包括形成在所述N阱的所述第一侧上及在所述N阱的所述第二侧上的N型晶体管，且所述方法进一步包括形成在所述N阱的所述第一侧上的第一字线接点及在所述N阱的所述第二侧上的第二字线接点。

13.根据权利要求11或权利要求12所述的方法，其进一步包括形成定位于由所述N阱定义的所述区域之外的电力迹线。

14.一种具有提升辐射抗扰度的集成电路，所述集成电路包括：

衬底；

形成于所述衬底上且具有存储器单元的N型晶体管的P阱；及

形成于所述衬底上且具有所述存储器单元的P型晶体管的N阱；

其中所述N阱具有用于容纳所述P型晶体管的最小尺寸。

15.根据权利要求14所述的集成电路，其中电力迹线定位于由所述N阱定义的区域之外。