[发明专利]用于金属-导电氧化物-金属(MCOM)存储器元件的垂直交叉点嵌入式存储器架构

权利要求书

1.一种存储器阵列，包括：

衬底；

多条水平字线，所述多条水平字线设置在所述衬底上方的平面中；

多条垂直位线，所述多条垂直位线设置在所述衬底上方并且被插入有所述多条水平字线，以在所述多条水平字线中的水平字线与所述多条垂直位线中的垂直位线之间提供多个交叉点；

多个存储器元件，所述多个存储器元件设置在所述衬底上方的所述平面中，一个存储器元件仅设置在所述交叉点的对应的字线与位线之间的每个交叉点处；以及

选择器层，所述选择器层与所述存储器元件串联放置，并且所述选择器层仅设置在对应的位线与存储器元件之间的每个交叉点处，所述选择器层包括非导电硫族化物层。

2.根据权利要求1所述的存储器阵列，其中，所述多个存储器元件中的每一个存储器元件为导电氧化物随机存取存储器(CORAM)元件。

3.根据权利要求2所述的存储器阵列，其中，所述导电氧化物随机存取存储器(CORAM)元件包括基于阴离子的导电氧化物存储器层。

4.根据权利要求3所述的存储器阵列，其中，所述基于阴离子的导电氧化物存储器层包括氧空位掺杂的低电阻氧化物层，其具有在1-10纳米的范围内的厚度。

5.根据权利要求3所述的存储器阵列，其中，所述基于阴离子的导电氧化物存储器层包括从由ITO(In₂O_3-xSnO_2-x)、In₂O_3-x、亚化学计量氧化钇掺杂的氧化锆(Y₂O_3-xZrO_2-x)、以及La_1-xSr_xGa_1-yMg_yO_3-x-0.5(x+y)组成的组中选择的材料。

6.根据权利要求3所述的存储器阵列，其中，当在0.1V的低场下进行测量时，所述基于阴离子的导电氧化物存储器层的电阻率在10mOhmcm-10kOhm的范围内。

7.根据权利要求3所述的存储器阵列，其中，所述基于阴离子的导电氧化物存储器层耦合到提供储氧囊的电极。

8.根据权利要求2所述的存储器阵列，其中，所述导电氧化物随机存取存储器(CORAM)元件包括基于阳离子的导电氧化物存储器层。

9.根据权利要求8所述的存储器阵列，其中，所述基于阳离子的导电氧化物存储器层具有锂(Li⁺)迁移率并且是从由LiCoO₂、LiMnO₂、Li₄TiO₁₂、LiNiO₂、LiNbO₃、Li₃N:H和LiTiS₂组成的组中选择的。

10.根据权利要求8所述的存储器阵列，其中，所述基于阳离子的导电氧化物存储器层具有钠(Na⁺)迁移率并且是Naβ-氧化铝。

11.根据权利要求8所述的存储器阵列，其中，所述基于阳离子的导电氧化物存储器层具有银(Ag⁺)迁移率并且是从由AgI、RbAg₄I₅和AgGeAsS₃组成的组中选择的。

12.根据权利要求8所述的存储器阵列，其中，当在0.1V的低场下进行测量时，所述基于阳离子的导电氧化物存储器层的电阻率在10mOhmcm-10kOhm的范围内。