[发明专利]具有共享前端单元的处理核

权利要求书

1.具有一个或多个处理核的处理器，所述一个或多个处理核中的每一个都包括：

前端单元，所述前端单元用于获取线程的相应的指令并将所述指令解码为所述指令的相应的经解码的指令以及输入操作数和结果地址；

多个处理单元，所述处理单元中的每一个被分配所述线程中的多个，每一处理单元耦合到所述前端单元，并具有相应的缓冲区，用于接收并存储所述线程中分配给其的多个线程的经解码的指令，所述多个处理单元中的每一个都包括：

i)多个功能单元，对应于由所述处理器提供的完整指令组，所述多个功能单元执行其相应的处理单元的接收到的被分配的所述多个线程的经解码的指令；

ii)寄存器，耦合到所述多个功能单元以存储所述接收到的被分配的所述多个线程的经解码的指令的操作数以及结果；

iii)数据获取电路，用于获取输入操作数以用于所述多个功能单元执行所述接收到的被分配的所述多个线程的经解码的指令；以及

iv)寄存器分配电路，用于为处理单元正在并发地和/或同时执行的每一个相应的硬件线程的指令分配寄存器。

2.如权利要求1所述的处理器，其特征在于，所述多个功能单元不耦合到用于执行接收到的所述经解码的指令的无序执行的任何逻辑电路。

3.如权利要求2所述的处理器，其特征在于，所述处理器包括N个处理单元。

4.如权利要求1所述的处理器，其特征在于，所述多个功能单元不耦合到用于执行接收到的所述经解码的指令的推理性执行的任何逻辑电路。

5.如权利要求4所述的处理器，其特征在于，所述处理器包括N个处理单元。

6.如权利要求1所述的处理器，其特征在于，所述处理器不包括用于所述线程中的任何一个的为所述线程中的任何一个并行地发出指令的电路。

7.如权利要求6所述的处理器，其特征在于，所述处理器包括N个处理单元。

8.一种由处理器执行的方法，包括：

利用所述处理器的前端单元获取线程的相应指令；

利用所述处理器的所述前端单元将所述指令解码为相应的经解码的指令、输入操作数以及结果地址；

将多个所述线程分配给所述处理器的处理核的多个处理单元中的每一个，每一处理单元耦合到所述前端单元，并具有相应的缓冲区，用于接收并存储所述线程中分配给其的多个线程的经解码的指令；

利用每个相应的处理单元的多个功能单元，同时执行接收到的对于其被分配的多个所述线程中的两个或更多个线程的经解码的指令；

在耦合至所述多个功能单元的寄存器中，存储接收到的每个相应的处理单元被分配的多个所述线程的经解码的指令的操作数和结果；

利用每个相应的处理单元的数据获取电路，获取输入操作数以用于所述多个功能单元执行接收到的每个相应的处理单元被分配的多个所述线程的经解码的指令；以及

利用每个处理单元的寄存器分配电路，为处理单元正在并发地和/或同时执行的每一个相应的硬件线程的指令分配寄存器。

9.如权利要求8所述的方法，其特征在于，所述处理单元中的第一个是第一处理单元，而所述处理单元中的第二个是第N处理单元。

10.如权利要求9所述的方法，其特征在于，软件将所述线程中的第一线程分配到所述第一处理单元，并且将所述线程中的第二线程分配到所述第N处理单元。

11.如权利要求8所述的方法，其特征在于，所述线程两者都不利用任何推理性执行逻辑电路来处理。

12.如权利要求8所述的方法，其特征在于，所述线程两者都不利用任何无序执行逻辑电路来处理。

13.如权利要求8所述的方法，其特征在于，所述线程两者都不并行地发出其相应的指令。