[发明专利]标识GPU阶段以便在运行时期间确定GPU扩展性有效
申请号: | 201380061886.4 | 申请日: | 2013-06-17 |
公开(公告)号: | CN104956321B | 公开(公告)日: | 2018-12-14 |
发明(设计)人: | I·蒙加克;S·马君德;E·雅寇壁 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/06 | 分类号: | G06F9/06;G06F12/00 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 姬利永 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 标识 gpu 阶段 以便 运行 时期 确定 扩展性 | ||
描述了一种由处理器执行的方法。该方法包括通过执行以下内容绘制帧:a)标识GPU阶段;b)使用所标识的GPU阶段获得所标识的GPU阶段的频率扩展性信息;c)基于所述频率扩展性信息确定改变所述GPU在所述阶段内绘制所述帧的频率是否合适。
发明领域
本发明的领域总体上涉及计算科学,并且更确切地涉及标识GPU阶段以便在运行时期间确定GPU扩展性。
背景
图1示出计算系统内的多核处理器100的架构。如图1所示,该处理器包括:1)多个处理核101_1至101_N;2)互连网络102;3)末级高速缓存系统103;4)存储器控制器104和I/O中枢105。这些处理核各自包含用于执行程序代码指令(诸如向量指令,诸如上述指令中的任何指令)的一个或多个指令执行流水线。互连网络102用于将这些核101_1至101_N各自互连到彼此以及其他组件103、104、105。在将指令和/或数据逐出到系统存储器108之前,末级高速缓存系统103用作处理器100内的末层高速缓存。
存储器控制器104从/向系统存储器108读/写数据和指令。I/O中枢105管理处理器和“I/O”设备(例如,非易失性存储设备(诸如硬盘驱动器设备和/或非易失性存储器设备)和/或网络接口)之间的通信。端口106源自互连网络102以便链接多个处理器,从而使得可实现具有多于N个核的系统。图形处理单元(GPU)107执行图形计算。功率管理单元109经常与功率管理软件合作管理处理器的功率耗散。为了方便,未在图1中描述有意义的其他功能块(锁相环(PLL)电路等等)。
附图
通过举例而非通过限制在附图的图示中展示本发明,在附图中,相同的参考表示类似的元素,并且在附图中:
图1示出示例性处理器;
图2示出示例性GPU架构;
图3示出GPU在显示器上渲染图像的方式;
图4示出用于控制GPU的功耗的过程;
图5示出用于确定GPU的当前阶段的过程;
图6示出用于为特定阶段内的GPU确定频率扩展性的过程;
图7示出用于确定是否应该改变特定阶段内的GPU的频率的过程;
图8示出决策树的实施例;
图9示出示例性频率扩展性曲线;
图10示出具有改进的处理器。
详细描述
图2示出GPU 207的实施例。图2示出的特定GPU仅仅是示例性的,因为存在其他GPU架构。如图2所示,图形处理器包括从图形处理软件接收命令并且当合适时将这些命令发布给3D流水线202和媒体流水线203的命令流化器201。3D流水线202是处理旨在渲染三维特征的命令的多级流水线。这样,3D流水线202通常在顶点缓冲器206上操作。媒体流水线203是处理旨在渲染媒体(例如,运动图片序列)的命令的多级流水线。这样,媒体流水线通常在存储器对象207上操作。流水线202、203例如针对着色(shading)功能都依赖于核阵列204。核阵列204基本上对应于作为用于这些流水线之一的服务执行程序代码片段的多个处理核。这些核各自可依赖于正在执行其代码片段的加速器205中的任一个。核阵列通常接受“源”表面作为输入数据并且写回“目的”表面作为结果。
增加的问题的尝试智能地管理具有复合逻辑块的处理器(诸如图2的GPU)的功耗的复杂性。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380061886.4/2.html,转载请声明来源钻瓜专利网。