[发明专利]将经修改的高速缓存数据写入后备存储器同时保留写权限的方法及装置

权利要求书

1.一种处理器，包括：

多个处理核；

高速缓存，通信地耦合到所述多个处理核，所述高速缓存用于存储高速缓存行；以及

逻辑电路，与所述高速缓存相关联，用于响应于对来自所述多个处理核中的一个处理核的、针对所述高速缓存中的高速缓存行的存储器操作的请求，在同一周期内执行以下步骤：

从所述高速缓存读取所述高速缓存行，并且如果所述高速缓存行处于经修改高速缓存一致性协议状态下，则：将所述高速缓存行的副本转发到将致使将所述高速缓存行的所述副本写入更深的存储设备的电路的写缓冲器；将所述高速缓存中的所述高速缓存行改变到专用高速缓存一致性状态；以及执行所述存储器操作。

2.如权利要求1所述的处理器，其中，如果所述存储器操作是加载操作，则所述逻辑电路用于将所述高速缓存行转发到所述多个处理核中的所述一个处理核。

3.如权利要求2所述的处理器，其中，当所述高速缓存行的所述副本被转发到和/或写入所述更深的存储设备时，所述高速缓存行由所述多个处理核中的所述一个处理核操作。

4.如权利要求1所述的处理器，其中，如果所述存储器操作是存储操作，则所述逻辑电路用于将新数据写入所述高速缓存中的所述高速缓存行。

5.如权利要求4所述的处理器，其中，当所述高速缓存行的所述副本被转发到和/或写入所述更深的存储设备时，所述高速缓存行用于由所述多个处理核中的任何处理核访问和/或操作。

6.如权利要求1所述的处理器，其中，所述多个处理核各自包括指令执行流水线。

7.如权利要求6所述的处理器，其中，所述逻辑电路被启用以通过来自所述多个处理核中的一个处理核的通信执行所述读取、转发和改变。

8.如权利要求1所述的处理器，其中，所述更深的存储设备是更深级别的高速缓存。

9.如权利要求1所述的处理器，其中，所述更深的存储设备是系统存储器。

10.一种计算系统，包括：

多个处理器；

高速缓存，通信地耦合到所述多个处理器；以及

逻辑电路，与所述高速缓存相关联，用于响应于对来自所述多个处理器中的一个处理器的、针对所述高速缓存中的高速缓存行的存储器操作的请求，在同一周期内执行以下步骤：

从所述高速缓存读取所述高速缓存行，并且如果所述高速缓存行处于经修改高速缓存一致性协议状态下，则：将所述高速缓存行的副本转发到将致使将所述高速缓存行的副本写入更深的存储设备的电路的写缓冲器；将所述高速缓存行改变到专用高速缓存一致性状态；以及执行所述存储器操作。

11.如权利要求10所述的计算系统，其中，如果所述存储器操作是加载操作，则所述逻辑电路用于将所述高速缓存行的所述转发到所述多个处理器中的所述一个处理器。

12.如权利要求11所述的计算系统，其中，当所述高速缓存行的所述副本被转发到和/或写入所述更深的存储设备时，所述高速缓存行由所述多个处理器中的所述一个处理器操作。

13.如权利要求10所述的计算系统，其中，如果所述存储器操作是存储操作，则所述逻辑电路用于将新数据写入所述高速缓存中的所述高速缓存行。

14.如权利要求13所述的计算系统，其中，当所述高速缓存行的所述副本被转发到和/或写入所述更深的存储设备时，所述高速缓存行用于由所述多个处理器中的任何处理器访问和/或操作。

15.如权利要求10所述的计算系统，其中，所述更深的存储设备是更深级别的高速缓存。