[发明专利]部分页面存储器操作

说明书

优先权申请案

本申请案主张2012年10月26日申请的第13/661,321号的美国申请案的优先权利，所述申请案是以引用方式全部并入本文中。

对相关申请案的交叉参考

本申请案可能关于2011年8月15日申请的名称为“包含源极栅极的设备和方法(APPARATUS AND METHODS INCLUDING SOURCE GATES)”的第13/210,194号美国专利申请案。本申请案还可能关于2012年8月1日申请的名称为“部分块存储器操作(PARTIAL BLOCK MEMORY OPERATIONS)”的第13/564,458号美国专利申请案。

背景技术

存储器装置(例如非与(NAND)或非或(NOR)存储器)的存储器块可包括共享相同组存取线的存储器单元串的群组。可将存储器块分组到多个页面中，且(例如)取决于存储器单元是否为单电平单元(SLC)或多电平单元(MLC)，每一页面可包括对应于串群组中的每一者的相应层的至少一部分的存储器单元的全部或子集。

在现有半导体存储器技术下，可在全部存储器块(例如如果存储器操作是擦除)上或在存储器块内的全部(所选)页面(例如如果所述存储器操作是编程、读取或验证)上执行存储器操作。因此，随着页面大小变大，可增大数据线摆动或页面缓冲器翻转期间所使用的功率，使得当读取、编程、擦除或验证相对较小量(例如四(4)千字节(KB))的数据时，可消耗相对较大量的功率。与SBL(屏蔽位线)架构相比，当使用ABL(全位线)架构时，可加强此倾向。因此，随着(单一)存储器块或页面的大小增大，如在三维(3D)存储器装置的情况下，因为在其上同时执行存储器操作的存储器块或页面中的存储器单元的数目也增大，所以当执行存储器操作时，电流消耗或寄生电流泄漏增大。此可导致需要供应具有额外或替代电源的存储器装置以支持大量电流消耗或寄生泄漏。

此外，可操作地(例如)经由存储器控制器与根据现有科技形成的存储器装置通信的主机可处理小于存储器装置的页面大小的单位的数据。因此，在编程之前，常规存储器装置可需要将全部页面数据填入页面缓冲器中。

例如，当存储器装置包括NAND存储器时，主机可处理四(4)千字节(KB)单位的数据，而NAND存储器的页面大小是十六(16)KB。在此情况下，主机可经由页面缓冲器依四(4)KB单位将数据传输到控制NAND存储器的存储器控制器或从存储器控制器接收数据，而存储器控制器依十六(16)KB单位将数据传输到NAND存储器或从NAND存储器接收数据。因此，在将从主机接收的数据编程到NAND存储器之前，存储器控制器可需要等待且封装从主机接收的数据直到(所接收)数据的总大小成为十六(16)KB为止。如果未填充相关页面的一些部分，那么在无需首先擦除全部块以移除块中的全部经编程的数据的情况下未填充部分稍后无法被编程。此可导致非所需性能，例如更慢编程速度及更高电流消耗或寄生电流泄漏(如上文所描述)，等等。

附图说明

图1展示根据各种实施例的具有具备存储器单元的存储器阵列的存储器装置的方框图。

图2展示根据各种实施例的依3D NAND存储器装置的形式的图1的存储器阵列的示意图。

图3展示根据各种实施例的沿X-X'方向的图2的3D NAND存储器装置的横截面图。

图4展示根据各种实施例的沿Y-Y'方向的图2的3D NAND存储器装置的横截面图。

图5展示根据各种实施例的图2的3D NAND存储器装置的俯视图。

图6展示根据各种实施例的用于列地址与依瓦片群组的形式的部分页面之间的映射的实例电路。

图7展示根据各种实施例的用于列地址与依瓦片群组集的形式的部分页面之间的映射的实例方案。

图8展示根据各种实施例的说明在页面上执行编程操作的方法的流程图。

图9展示根据各种实施例的说明在页面上执行存储器操作的方法的流程图。

图10展示根据各种实施例的说明在页面上执行存储器操作的方法的流程图。

具体实施方式