[发明专利]使用虚拟地址到物理地址跨页缓冲器的推测性寻址

说明书

技术领域

本发明大体上涉及用于指令处理的计算机架构。

背景技术

当存取一系列指令(例如，第一指令，接着第二指令)时，处理系统可将指令的虚拟地址转换成指令的物理地址。所述处理系统可包含使处理器能够将虚拟地址转换成物理地址的指令转换旁视缓冲器(ITLB)。所述处理系统可请求ITLB执行地址转换操作来将与所述指令相关联的虚拟地址转换成物理地址。针对指令转换的物理地址可用于从指令高速缓存存取指令(例如，提取指令)。所述处理系统可将物理地址发送到指令高速缓存来执行标记阵列操作，以确定所述指令是否存储在指令高速缓存的数据阵列中。所述指令高速缓存可基于标记阵列操作的结果执行数据阵列操作来检索指令。

所述处理系统可通过起始标记阵列操作来使用将存取(例如，提取)的下一指令(循序指令)的推测性地址执行指令的寻址。可在完成下一指令的ITLB地址转换之前执行所述标记阵列操作。所述处理系统可指定存储用作下一指令的推测性物理地址的先前指令的物理地址(由ITLB提供)的上一物理地址缓冲器。通过使用推测性物理地址针对下一指令执行标记阵列操作，可避开与由ITLB针对下一指令执行的地址转换操作相关联的延迟。但是，所述处理系统可由于使用推测性物理地址来存取下一指令而遇到延迟。举例来说，当第一指令为分支指令，并且第二指令为驻留在与第一指令不同的存储器页面处的分支指令的“目标”时，提供到标记阵列的第二指令的推测性地址可无效。作为另一个实例，当第一指令和第二指令在循序存储器地址处，但当前指令在一个存储器页面的上一地址处，并且第二指令在下一存储器页面的第一地址处时，第二指令的推测性物理地址(基于当前指令的物理地址)将无效。

由于第二地址的推测性地址无效，处理系统可能必须从ITLB检索第二指令的有效物理地址。处理系统随后重播所述指令，其可包含刷新处理系统指令提取管线和通过用第二指令的有效物理地址执行另一个标记阵列操作来重新起始指令提取。执行指令的重播引起处理延迟并消耗处理系统的资源。

发明内容

为缩短指令处理延迟(例如由于指令重播)，处理系统可使用跨页缓冲器(PCB)执行推测性寻址。所述PCB可用于在特定指令(例如，第一指令)的处理阶段(例如，预提取阶段)期间执行推测性寻址，以避免将由处理系统处理的下一指令(例如，第二指令)的处理延迟。举例来说，可预测第二指令在第二指令位于与包含第一指令的存储器页面不同的存储器页面处时引起指令提取重播。处理系统可能必须由于存取第一存储器页面处的第一指令和随后存取不同于第一存储器页面的第二存储器页面处的第二指令而跨过存储器页面边界。

PCB的每个条目可对应于特定指令(例如，第一指令)的虚拟地址并且可包含对应于将在特定指令之后处理的下一指令(例如，第二指令)的物理地址(即“目标”物理地址)。目标物理地址可为识别下一指令的位置的有效物理地址。目标物理地址可对应于以下指令：预测所述指令(例如)由于位于与包含特定指令的存储器页面不同的存储器页面上而引起处理延迟，所述特定指令对应于特定PCB条目。

在特定实施例中，在处理系统使用PCB执行指令的推测性寻址之前，一或多个条目可存储在PCB内。可预定对应于存储在PCB中的所述条目中的每一个的目标物理地址引起处理延迟。在一个实例中，一或多个新条目对应于已识别为导致处理系统中的处理延迟的指令的目标物理地址。在另一个实例中，在将PCB中的一条目中的目标物理地址识别为指令的不正确物理地址之后，可在处理系统的操作期间更新所述条目。在此情况下，可用可从指令转换旁视缓冲器获得的指令的正确物理地址更新所述条目。