[发明专利]时钟生成和延迟架构

说明书

本公开提供了用于生成基准时钟信号并基于该基准时钟信号延迟接收的时钟信号的电路、设备、系统和方法的示例。在一个实现方式中，电路包括配置为生成控制信号的控制块。该电路包括配置为生成基准时钟信号的振荡器。振荡器包括多个延迟元件，每个延迟元件配置为接收控制信号并且基于该控制信号在基准时钟信号中引入延迟。振荡器的延迟元件被布置为生成基准时钟信号。该电路还包括配置为接收时钟信号并且生成延迟的时钟信号的延迟块。该延迟块包括一个或多个延迟元件，每个延迟元件配置为接收控制信号并且基于该控制信号在该时钟信号中引入延迟。

本申请要求于2012年12月28日提交的用于时钟生成和延迟架构的美国专利申请第13/730,595号的优先权，其全部公开通过引用并于此用于所有目的。

技术领域

本公开大体涉及存储器系统中的数据恢复电路，更具体地，涉及包括并入了延迟锁相环(Delay-locked Loop,DLL)电路的功能的振荡器电路的时钟生成和延迟电路。

背景技术

在各种设备和系统中利用数据恢复电路。例如，数据恢复电路可以用在各种非易失性存储器系统中以及用于各种应用。一些非易失性存储器系统嵌入在诸如个人计算机的更大的系统中，例如作为固态驱动器(Solid State Drive,SSD)。其他可移除非易失性存储器系统连接到主机系统并且可以在不同的主机系统之间交换(interchange)。非易失性存储器系统的例子包括存储卡、USB快闪驱动器以及可移除SSD。已经根据多个公知的标准在商业上实现了包括非易失性存储卡的电子电路卡。存储器与个人计算机、蜂窝电话、个人数字助理(PDA)、数码相机、数字摄像机、便携式音频播放器以及用于存储大量数据的主机电子设备一起使用。这样的卡通常包含可再编程非易失性半导体存储器单元以及控制器，该控制器控制并且支持存储器单元阵列的操作并且与该卡所连接到的主机相接口。几个相同类型的卡可以在被设计为容纳该类型卡的主机卡槽中互换。存储卡标准包括PC卡、紧凑快闪^TM卡(CF^TM卡)、智能媒体^TM卡、多媒体卡(MMC^TM)、安全数字(SD)卡、迷你SD^TM卡、订户识别模块(Subscriber Identity Module,SIM)、记忆棒^TM、记忆棒Duo卡以及微SD/TransFlash^TM存储器模块标准。

在一些传统的数据恢复电路中，由振荡器在主机中生成基准时钟信号。例如，振荡器可以是压控振荡器(Voltage-controlled Oscillator,VCO)。VCO包括线性(“谐波”)振荡器和非线性(“弛张(relaxation)”)振荡器。示例的谐波振荡器包括晶体振荡器和电感-电容(LC)-谐振腔振荡器。示例的弛张振荡器包括电阻-电容(RC)振荡器和包括基于延迟的环型振荡器的延迟线振荡,器。振荡器还可以包括锁相环(Phase-locked Loop,PLL)电路。数据恢复电路通常还包括单独的延迟锁相环(DLL)电路。DLL电路配置为接收由振荡器生成的基准时钟信号并且基于该基准时钟信号生成控制信号。DLL电路还可以配置为比如从客户端设备接收与数据信号一起发送的时钟信号。DLL电路基于该控制信号延迟与数据信号一起接收的时钟信号以产生具有期望的相移(例如90度或者45度)的延迟时钟信号。例如，DLL电路可以用于偏移时钟信号的上升沿的相位以便该上升沿与数据信号中的相应数据周期(data period)的中间对准。然后可以将该延迟时钟信号发送到采样器，该采样器基于该延迟时钟信号的边沿对该数据信号中的数据采样以生成恢复的数据信号。

发明内容