[发明专利]用于光子及电子结构的半导体衬底及制造方法

说明书

本发明提供一种形成具有适合于集成电子及光子装置的隔离区域的衬底的方法。使用共同中间掩模及光刻技术来制造界定用于在衬底中蚀刻第一及第二沟槽隔离区域的开口的掩模，其中用于所述第二沟槽隔离区域的所述开口比用于所述第一沟槽隔离区域的所述开口宽。通过所述掩模在所述衬底中蚀刻且用氧化物材料填充所述第一及第二沟槽隔离区域。从所述第二沟槽隔离区域的底部移除所述氧化物材料。将所述第二沟槽隔离区域进一步蚀刻为比所述第一沟槽隔离区域深，且接着用氧化物材料填充所述第二沟槽隔离区域。可在所述衬底上形成且由所述第一沟槽隔离区域电隔离电装置，且可在所述第二沟槽隔离区域上方形成光子装置且使所述光子装置与所述衬底光学上隔离。

技术领域

本文中描述的实施例涉及一种共同半导体衬底及其形成方法，所述衬底及方法使在所述衬底上所制造的电子装置与光子装置隔离。

背景技术

当前趋向于在同一半导体衬底上集成光子装置及电子装置。绝缘体上硅(SOI)衬底可用作用于此类集成的支撑衬底。然而，与电子装置的电隔离通常所需要的较薄埋式氧化物(BOX)相比较，光子结构(例如建造在SOI衬底上方的波导)通常在SOI衬底中需要厚BOX以用于光学隔离。举例来说，为了防止光子波导芯与BOX下方的支撑硅的渐消型耦合，BOX材料必须相对厚，例如，大于1.0μm且常常为2.0μm到3.0μm厚。当BOX材料具有此类厚度时，其抑制到下层硅的热流动，所述下层硅充当用于电子装置及光子装置两者的热耗散器。比较起来，当某些电子装置(例如，高速逻辑电路)与光子装置集成在同一SOI衬底上时，SOI衬底的BOX应薄得多，例如，在100nm到200nm的范围内。虽然此类BOX绝缘体为电子装置提供良好的SOI衬底，但其不足以防止波导芯与SOI衬底的下层支撑硅的光学耦合，这造成不理想的光学信号损失。因此，需要复杂多掩模过程来提供具有合适电及光学隔离的SOI衬底或非SOI衬底，所述电及光学隔离在用于电子装置及光子装置的衬底的不同区域中具有不同深度。

此外，虽然SOI衬底常常用于在同一衬底上制造电子装置及光子装置，但与非SOI衬底相比较，SOI衬底生产起来是相对昂贵的，且还常常可具有有限供应量。

因此，需要简化方法来提供具有用于隔离电子装置及光子装置的具有不同深度的隔离区域的共同半导体衬底。

附图说明

图1为根据本发明的实施例的展示早期制造阶段的硅衬底的横截面图；

图2为在图1所展示的制造阶段之后的制造阶段时的衬底的横截面图；

图3为在图2所展示的制造阶段之后的制造阶段时的衬底的横截面图；

图4为在图3所展示的制造阶段之后的制造阶段时的衬底的横截面图；

图5为在图4所展示的制造阶段之后的制造阶段时的衬底的横截面图；

图6为在图5所展示的制造阶段之后的制造阶段时的衬底的横截面图；

图7为在图6所展示的制造阶段之后的制造阶段时的衬底的横截面图；及

图8说明在形成深沟槽时的沟槽的宽度与侧壁的宽度之间的关系。

具体实施方式

在以下详细描述中，参考形成详细描述的部分且其中作为说明而展示可实践的特定实施例的随附图式。充分详细地描述这些实施例以使所属领域的技术人员能够制造及使用这些实施例，且应理解，可在不脱离本发明的精神及范围的情况下对所揭示的特定实施例作出结构、逻辑或程序上改变。

本文中描述的实施例提供一种用于形成半导体衬底结构的简化方法，可在所述半导体衬底结构上形成光子装置及电子电路，其中浅沟槽电隔离用于电子装置且深沟槽光学隔离用于光子装置，例如，波导、检测器、分接头、分离器、调制器、解调器及其它光子装置。