[发明专利]非挥发性记忆体的二进制数据保护方法及其装置

说明书

技术领域

本发明涉及非挥发性记忆体(non-volatile memory)的二进制数据的保护，更具体的，本发明涉及对待储存在非挥发性记忆体的程序代码，利用程序代码的二进制模式、与非挥发性记忆体相关的固有信息、乃至用户信息和时间/日期信息等信息进行加密，由此可以提高非挥发性记忆体的二进制数据保护水平的非挥发性记忆体的二进制数据保护方法及其装置。

背景技术

快闪记忆体是非挥发性，这是指快闪记忆体在保持芯片(chip)的信息以不需要电力的方式在半导体储存信息。快闪记忆体将信息储存在分别储存1位元以上的所谓“单元(cell)”的晶体管阵列(array)上。记忆体单元基于FAMOS(Floating-Gate Avalanche-Injection Metal Oxide Semi-conductor)晶体管，且FAMOS晶体管本质上是栅极和源极/漏极端子之间具有悬浮(suspended)附加导体(conductor)的CMOS(Complementary Metal Oxide Semiconductor)FET(Field Effect Transistor)。目前的快闪记忆体装置是由两个基本的阵列结构形成。指示NOR闪存及NAND闪存逻辑(logic)类型的名称在存储单元阵列(storage cell array)使用。

闪存单元只是除了2个栅极替代1个栅极以外与标准MOSFET晶体管类似。一个栅极是与其它MOS晶体管中的控制栅极(control gate,CG)相同，另一个栅极是由氧化层绝缘其全部周围的浮置栅极(floating gate,FG)。由于FG被其氧化层绝缘，放置在其上的任何电子被困(trapped)在此，从而存储信息。

当电子被困在FG上时，这些修改(部分抵消)来自CG的电场，即修改单元的阈值电压(Vt)。由此，将CG变成特定的电压，从而单元被“判读”时，根据单元的Vt，在其单元的源极和漏极的连接之间流过电流或没有电流。检测到这种电流的存在或不存在可以转变成‘1’或‘0’，这样读取存储的数据。

如上述快闪记忆体等的非挥发性记忆体上储存制造公司固有的程序，使用为特定控制的目的，而且为了防止这种程序的非法流出而使用密码，以便不知道密码就不能使用正确的程序。

现有非挥发性记忆体的读取防止电路是对具有特定程序的密码部的数据和非挥发性记忆体单元部的数据进行异或非门(XNOR,exclusive NOR)组合，以防止其他人非法使用非挥发性记忆体的程序内容，但是若非挥发性记忆体单元的尚未编程的单元个数比密码部的单元个数多时，记忆体单元的尚未编程的单元数据和密码部的数据通过异或非门组合的值变得与密码部的数据相同，从而对其他人容易泄露密码部的数据，具有非法流出在非挥发性记忆体存储程序的问题。

因此，掀起需要能防止非法流出在非挥发性记忆体存储程序的构成。为了防止非法流出在非挥发性记忆体存储程序而开发的先行技术，曾提出有韩国注册专利第10-0258861号“非挥发性记忆体的读取防止电路”。

所述先行技术涉及，将根据密码权重数位(scramble weight bit)所施加的地址信号和实际记忆体的地址不同的变形，以便适合于使他人不能读取非挥发性记忆体程序的非挥发性记忆体的读取防止电路，防止密码泄露以防止程序的非法流出。

即，先行技术是用于防止密码泄露的，相同的程序被加密储存在非挥发性记忆体时，因为加密储存的数据均相同，通过反复分析加密的模式，就存在可以推断加密算法和密码的可能性，因此对相同的程序加密时，利用相异的加密密钥来加密，从而涌现能防止程序流出的构成的必要性。

发明内容

本发明是要解决如上所述的现有技术的问题而提出的，其目的是提供，在非挥发性记忆体储存相同的程序代码时，利用程序代码得二进制模式、与非挥发性记忆体相关的固有信息、乃至用户信息及时间/日期信息等进行加密，由此可以提高非挥发性记忆体的二进制数据保护水平的非挥发性记忆体的二进制数据保护方法及其装置。

而且，本发明的目的是提供，在各非挥发性记忆体对程序代码进行相异的加密而储存，由此不使用复杂的加密硬件，亦可以对程序代码在各记忆体进行适应性(adaptive)加密的非挥发性记忆体的二进制数据保护方法及其装置。