[发明专利]非易失性半导体存储装置及其读取方法

权利要求书

1.一种非易失性半导体存储装置，包括：

存储基元阵列，其被配置为在其中设置有多个NAND基元单元，所述NAND基元单元中的每一者被配置为在其中具有多个串联连接的存储基元；

位线，其被连接到所述NAND基元单元的一端；

源线，其被连接到所述NAND基元单元的另一端；以及

感测放大器电路，其被连接到所述位线，

所述感测放大器电路包括：

第一开关电路，其被连接在电源电压端子和感测节点之间；

感测放大器，其被连接到所述感测节点；以及

锁存电路，其锁存从所述感测放大器输出的信号，并且

所述第一开关电路被配置为根据所述锁存电路锁存的数据而切换到非导通状态。

2.根据权利要求1所述的非易失性半导体存储装置，其中

在所述第一开关电路已经切换到非导通状态之后，所述位线仅经由所述NAND基元单元向所述源线放电。

3.根据权利要求1所述的非易失性半导体存储装置，其中

所述感测放大器电路进一步包括：

调节器，其用于调节所述电源电压端子提供的电压；以及

晶体管，其被连接在所述调节器和所述位线之间。

4.根据权利要求1所述的非易失性半导体存储装置，其中

所述存储基元被配置为能够保持两位或更多位的数据，并且在读取操作期间，所述存储基元的控制栅被依次施以多种读取电压，并且

所述锁存电路被配置为，在每次施加所述多种读取电压之一时，保持从所述感测放大器电路读取的数据。

5.根据权利要求1所述的非易失性半导体存储装置，进一步包括：

第二开关电路，其被连接在全局线和所述感测节点之间，其中

所述第二开关电路被配置为根据所述锁存电路锁存的数据而从非导通状态切换到导通状态。

6.根据权利要求5所述的非易失性半导体存储装置，其中

所述感测放大器电路进一步包括：

调节器，其用于调节所述电源电压端子提供的电压；以及

晶体管，其被连接在所述调节器和所述位线之间。

7.根据权利要求5所述的非易失性半导体存储装置，其中

所述存储基元被配置为能够保持两位或更多位的数据，并且在读取操作期间，所述存储基元的控制栅被依次施以多种读取电压，并且

所述锁存电路被配置为，在每次施加所述多种读取电压之一时，保持从所述感测放大器电路读取的数据。

8.根据权利要求5所述的非易失性半导体存储装置，其中

所述全局线是源接地线，其沿着与多个位线交叉的方向设置，以便使所述多个位线发生短路。

9.一种非易失性半导体存储装置的读取方法，所述非易失性半导体存储装置包括：存储基元阵列，其被配置为在其中设置有多个NAND基元单元，所述NAND基元单元中的每一者被配置为在其中具有多个串联连接的存储基元；位线，其被连接到所述NAND基元单元的一端；源线，其被连接到所述NAND基元单元的另一端；以及感测放大器电路，其被连接到所述位线，所述读取方法包括：

在所述锁存电路中锁存从被包括在所述NAND基元单元中的所述存储基元读取的数据；

根据所述锁存电路的锁存数据停止向所述位线提供电压。

10.根据权利要求9所述的非易失性半导体存储装置的读取方法，其中

通过将第一开关切换到非导通状态来执行向所述位线提供所述电压，所述第一开关被连接到提供所述电压的电源电压端子。

11.根据权利要求9所述的非易失性半导体存储装置的读取方法，进一步包括：

根据所述锁存电路的锁存数据使所述位线和全局线之间发生短路。

12.根据权利要求11所述的非易失性半导体存储装置的读取方法，其中

通过将第二开关切换到导通状态来执行使所述位线和所述全局线之间发生短路，所述第二开关被电连接在所述全局线和所述位线之间。