[发明专利]完成包的返回

说明书

背景技术

设备可以包括与持久性存储器交互的控制器。待写入持久性存储器的数据可以被发送给该控制器。在完成后，该控制器可以确认该数据已被写入该持久性存储器。制造商、销售商和/或供应商面临的挑战是向用户提供用于将数据写入持久性存储器的更高效方法。

附图说明

下面的详细描述参考附图，其中：

图1是返回完成包的设备的示例框图；

图2是返回完成包的设备的另一示例框图；

图3是包括用于发送数据包的指令的计算设备的示例框图；以及

图4是用于返回完成包的方法的示例流程图。

具体实施方式

在下面的描述中提供特定细节，以提供本技术的示例的理解。然而，将理解，本技术的示例可以在没有这些特定细节的情况下实践。例如，可以以框图示出系统，以便不以不必要的细节使本技术的示例不清楚。在其它实例中，可以在没有不必要的细节的情况下示出众所周知的方法、结构和技术，以避免使本技术的示例不清楚。

设备可以包括控制器，如与像非易失性存储器(NVM)交互的存储器控制器。该设备的处理器可以向该控制器发送要被写入该存储器的数据。在数据被写入该存储器之后，控制器可以向处理器发送完成包(completion packet)，以确认该数据已经被成功地写入存储器。

正在出现新的存储器技术，这些新的存储器技术能够利用高密度的和类似访问延迟的非易失性设备来替代系统动态随机存取存储器(DRAM)。处理器一致性协议(processor coherent protocols)可以被设计为适用于易失性存储器。然而，这些协议尚未被设计为支持一致性地访问的非易失性存储器的低开销交付。

例如，当数据被写入易失性DRAM时，DRAM的接口一收到该数据，存储器控制器就可以表示写入完成，并且可以确保在以后访问该位置时该数据是可返回的。这通过降低延迟来提供更好性能。然而，当数据被写入像非易失性存储器这样的持久性存储设备时，为指示写入完成，存储器控制器可能必须等待，直至数据真正地被写入持久性存储器。尽管增加延迟，但这可能是准确性所需要的，以保证数据不丢失，如在数据可以被写入持久性存储器以前发生供电故障的情况中。特定软件代码和/或操作可能在执行下一步骤以前依赖于数据被交付至持久性存储器。

示例可以提供一致性系统协议，该一致性系统协议允许非易失性存储器控制器根据处理器的动作来确定如何向存储器写入数据。例如，该处理器可以向存储器控制器指示是否应当像将数据写入瞬态易失性存储器或持久性非易失性存储器那样处理向非易失性存储器写入。示例设备可以包括接收单元和写入单元。接收单元可以接收包含字段的数据包(data packet)。写入单元可以响应于该数据包而返回完成包。如果该字段指示该数据包是因缓存容量驱逐(cache capacity eviction)而发送的，那么在将该数据包写入存储器之前，写入单元可以返回完成包。如果该字段指示该数据包是因刷新操作而发送的，那么在将该数据包写入存储器之后，写入单元可以返回完成包。

因此，本技术的示例可以针对刷新操作，推迟写入完成的指示，直至该数据被交付，并且针对缓存容量驱逐，在设备接收到该数据之后，但在该数据被交付以前，立即给出写入完成的指示。通过对处理器的一致性协议进行这种修改，示例能够加速或者防止放缓那些不需要交付给持久性存储器的写入操作，如缓存容量驱逐。此外，示例可能不需要改变确实需要交付给持久性存储器的写入操作，如刷新操作。

现在参考附图，图1是返回完成包的设备100的示例框图。设备100可以耦接至或者包含在任意类型的包括存储器的计算设备中，如控制器，笔记本计算机，台式计算机，一体化系统，服务器，网络设备，无线设备，存储设备，移动设备，瘦客户端，零售销售点设备，游戏设备，科学仪器等。

在图1的示例中，设备100包括接收单元110和写入单元120。接收单元110和写入单元120可以包括例如用于实现下面描述的功能的电子电路的硬件设备，如控制逻辑和/或存储器。此外或者作为替代，接收单元110和写入单元120可以被实现为在机器可读存储介质上编码的并且可由处理器执行的一系列指令。

接收单元110可以接收包含字段152的数据包150。术语‘包’可以指数据的单元。术语‘字段’可以指该包中例如存储控制信息的部分。这里，利用设备100担当存储器控制器，数据包150可以包含数据和该数据要被写入的地址。数据包可以是从处理器发送的。