[发明专利]形成埋入式垂直电容器的方法和由此形成的结构

说明书

背景技术

随着微电子技术向更高性能发展，在器件内集成诸如电容器等高性能无源元件变 得越来越重要。已经在后端器件层处理方案中实现了绝缘体上金属(MIM)电容器。然而，由 于诸如管芯尺寸缩小和RC延迟限制等因素的原因，这种后端实施方式可能受到限制。

附图说明

尽管说明书以具体指出并清晰地要求保护某些实施例结束，但在结合附图阅读 时，从发明的以下描述中可以更容易确定这些实施例的优点，在附图中：

图1a-1q表示根据各个实施例的结构的截面图。

图2a-2k表示根据实施例的结构的截面图。

图3表示根据实施例的结构的截面图。

图4表示根据实施例的系统的示意图。

图5表示根据现有技术的结构的截面图。

具体实施方式

在以下具体实施方式中，参考了附图，附图通过例示的方式示出了可以实践方法 和结构的具体实施例。用足够的细节描述了这些实施例以使本领域的技术人员能够实践这 些实施例。应当理解，各个实施例尽管不同，但未必是相互排斥的。例如，结合一个实施例， 可以在其它实施例中实施本文中所述的特定特征、结构或特性而不脱离实施例的精神和范 围。另外，要理解的是，可以修改每个所公开的实施例内的个体要素的位置或布置而不脱离 实施例的精神和范围。因此，不应以限制性意义理解以下具体实施方式，并且经适当解释， 实施例的范围仅由所附权利要求以及为权利要求授权的等价物的完整范围来限定。在附图 中，遍及若干视图，类似的附图标记可以指代相同或相似的功能。

描述了形成并利用微电子结构(例如形成在器件层下方的无源元件)的方法和相 关联的结构。那些方法/结构可以包括：在基板中形成至少一个电容器结构，其中，电容器结 构垂直设置在所述基板之内，以在电容器结构的顶表面上形成绝缘体层，从而在绝缘体层 上形成器件层；以及形成接触部以将设置在器件层中的器件耦合到至少一个电容器结构。 本文中的实施例使电容器阵列能够形成在器件层下方的基板中。可以通过使用接触部将这 些电容器阵列连接到器件层，所述接触部通过位于器件层与下方基板之间的薄绝缘体进行 桥接。本文中的电容器实施例为器件应用增大了可用电容，并且减少了RC延迟。

图1a-1q示出了形成微电子结构(例如，埋在器件之下的垂直电容器阵列)的实施 例的截面图，这种垂直电容器的阵列埋在绝缘体上硅(SOI)基板之下。在实施例中，基板100 可以包括用于形成电容器的垂直阵列的任何适合的材料(图1a)。在实施例中，基板100可以 包括以下材料中的至少一种：硅材料、非硅材料、单晶硅材料、多晶硅材料、压电材料、III-V 族材料和/或其它机电基板材料。在实施例中，基板可以包括薄的III-V、III-N和/或锗层。 在实施例中，基板100不包括诸如晶体管元件等非无源元件。在实施例中，基板200包括硅晶 片的一部分。

开口102可以形成在基板100中。开口102可以包括深孔/沟槽102，并且可以包括垂 直沟槽102的阵列。在实施例中，至少一个开口102可以包括至少大约5微米的深度103，并且 在一些情况下，可以包括介于大约5微米到大约40微米之间的深度103。可以使用适于特定 应用的光刻和蚀刻工艺来形成开口102。

牺牲材料104可以形成在至少一个开口102中(图1b)。在一些实施例中，牺牲材料 104可以包括光致抗蚀剂材料，但是可以使用可以稍后从开口中去除的任何适合的材料。在 实施例中，可以对牺牲材料104进行图案化和蚀刻以形成连接开口106、108(图1c-1d)。然 后，可以利用诸如干法和/或湿法蚀刻工艺110等去除工艺110来去除牺牲材料104，其中，可 以形成合并的电容器开口111(图1e)。在其它实施例中，仅可以形成非合并的单个电容器开 口113。

合并的电容器开口111可以用于提供本文接下来描述的两个相邻的垂直电容器的 合并。可以形成合并的电容器开口111，以使得可以将两个或更多的相邻的单个电容器开口 113合并在一起，从而共享接下来在两个或更多的相邻的垂直电容器结构之间形成的导电 材料。