[发明专利]利用伪停顿的高速通道上的EMI抑制有效
申请号: | 201380079747.4 | 申请日: | 2013-10-23 |
公开(公告)号: | CN105579952B | 公开(公告)日: | 2019-07-12 |
发明(设计)人: | G·L·埃伯特 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/06 | 分类号: | G06F9/06;G06F1/00 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘瑜;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 利用 停顿 高速 通道 emi 抑制 | ||
1.一种用于利用伪停顿来抑制高速通道上的电磁干扰(EMI)的装置,所述装置包括:
用于响应于确定在一时间段内没有数据将通过通道被发送以及确定数据正在通过所述通道被接收来确定是否在所述通道上执行伪停顿操作的逻辑,
其中,所述伪停顿操作包括在脉冲串结束(EOB)信号之后通过所述通道发送一个或多个训练符号,而不是允许所述通道停顿,其中,所述一个或多个训练符号包括非重复符号以在所述时间段期间至少部分地减少电磁干扰(EMI)的产生。
2.根据权利要求1所述的装置,其中,所述通道是用于将第一代理通信地耦合至第二代理的。
3.根据权利要求1所述的装置,其中,所述通道是用于在第一代理和第二代理之间提供点对点链路的。
4.根据权利要求2到3中的任何一项所述的装置,其中,所述第一代理的发射机和所述第二代理的发射机中的至少一个是包括所述逻辑的。
5.根据权利要求2所述的装置,其中,所述第一代理和所述第二代理中的一个或多个是包括多个处理器核心的。
6.根据权利要求2所述的装置,其中,所述第一代理和所述第二代理中的一个或多个是包括多个插槽的。
7.根据权利要求2所述的装置,其中,所述第一代理、所述第二代理、所述逻辑和存储器中的一个或多个是在相同的集成电路管芯上的。
8.根据权利要求1所述的装置,其中,所述通道是包括M-PHY通道的。
9.根据权利要求1所述的装置,其中,正在通过所述通道被接收的所述数据是以一个或多个确认和流量控制(AFC)分组的形式的。
10.根据权利要求1所述的装置,其中,所述一个或多个训练符号是包括一个或多个SYNC分组的。
11.一种用于利用伪停顿来抑制高速通道上的电磁干扰(EMI)的方法,所述方法包括:
响应于确定在一时间段内没有数据将通过通道被发送以及确定数据正在通过所述通道被接收,确定是否在所述通道上执行伪停顿操作,
其中,所述伪停顿操作包括在脉冲串结束(EOB)信号之后通过所述通道发送一个或多个训练符号,而不是允许所述通道停顿,其中,所述一个或多个训练符号包括非重复符号以在所述时间段期间至少部分地减少电磁干扰(EMI)的产生。
12.根据权利要求11所述的方法,还包括所述通道将第一代理通信地耦合至第二代理。
13.根据权利要求11所述的方法,还包括所述通道在第一代理和第二代理之间提供点对点链路。
14.根据权利要求12所述的方法,其中,确定是否执行所述伪停顿是由所述第一代理的发射机和所述第二代理的发射机中的至少一个来执行的。
15.根据权利要求11所述的方法,其中,所述通道包括M-PHY通道。
16.根据权利要求11所述的方法,还包括将所述数据以一个或多个确认和流量控制(AFC)分组的形式通过所述通道进行发送。
17.根据权利要求11所述的方法,其中,所述一个或多个训练符号包括一个或多个SYNC分组。
18.一种包括代码的机器可读介质,当被执行时,所述代码使得机器执行权利要求11到17中的任何一项所述的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380079747.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:应用控制流模型
- 下一篇:用于不同的集成的触摸和显示配置的柔性处理模块