[发明专利]转换最小化低速数据传输

说明书

本文描述了转换最小化低速数据传输的方法。在实施例中，确定要在数据总线上发送的数据集的数据速率。响应于低数据速率，在该数据总线上对独热值进行编码。将该数据总线的先前状态与经编码的独热值执行异或运算。另外，将该异或运算的结果值驱动到该数据总线上。

技术领域

概括地说，本发明的技术涉及通信系统。具体地说，本发明的技术涉及转换最小化低速数据传输(transition minimized low speed data transfer)。

背景技术

电子器件常常是芯片，其将电子器件的组件集成到单个硅芯片中。在一些情况下，数个硅芯片可以集成到单个封装中。在一些情况下，封装通过电路板来连接。在一些情况下，通过使分立的单片式RF部分由印刷电路板(PCB)的区域连接，可以将针对WiFi解决方案的射频(RF)功能集成到硅的一部分上。高速数据总线可以用于在分立的RF部分与芯片、封装或板的其它部分之间的数据传输。

附图说明

图1是在发射机处的编码方案的图示；

图2A和2B是在接收机处的解码方案的图示；

图3是用于实现转换最小化低速数据传输的方法的过程流程图；

图4是用于实现转换最小化低速数据传输的接收的方法的过程流程图；以及

图5是根据本发明的技术的片上系统(SOC)设计的实施例。

本公开通篇和附图使用相同的标号来指代相同的组件和特征。100系列中的标号指代最初在图1中所找到的特征；200系列中的标号指代最初在图2中所找到的特征；以此类推。

具体实施方式

随着更大的硅集成出现，WiFi解决方案的数字元件可以集成到片上系统(SoC)或平台控制器集线器(PCH)中。如上文所论述的，分立的单片式RF部分可以通过几英寸的PCB来连接。在一些情况下，并行数据总线可以用于数据传输，因为数据的突发性质可能不适合串行器/解串器(SERDES)类型连接。互连可以以全数据速率和低数据速率两者(取决于诸如WiFi数据速率和天线分集之类的参数)携带数字化RF采样的偶尔突发。当驱动互连接口进行全速数据传输时，消耗显著量的功率。在互连数据速率显著地降低互连容量的始终在线始终连接(Always-On-Always-Connected)场景中，接口所使用的功率可能对待机电池寿命具有关键影响。换言之，当数据速率自身是低速时，显著量的能量可能用于使用全速数据接口发送数据。

本文所描述的实施例实现转换最小化低速数据传输。在实施例中，确定将在数据总线上发送的数据集的数据速率。响应于低数据速率，在数据总线上对独热值(one hotvalue)进行编码。将数据总线的先前状态与经编码的独热值执行XOR(异或)运算。另外，使用数据总线来发送经编码的数据。

以此方式，设计出了使得数据块能够使用较少的能量在接口上进行发送的信道编码方案。该方案是后向兼容的并且可以与任何标准的传输方案共存，并且当低数据速率处于使用中时可以自动地和透明地选择该方案。一般地，“独热-XOR”的编码方案从信道容量方面而言是低效的，然而，“独热-XOR”是40％以上能量有效的，因为其利用单个信道二进制比特转换来携带多个数据比特转换并且避免了对信道时钟的需求。

这种技术可以应用于片上接口，诸如Intel片上系统组织结构(IOSF-SB)。其在数据总线携带链路时钟的情况下以及在存在独立的时钟主干的情况下均提供了节省。此外，本技术可以应用于PCB或封装上的组件之间的多线总线。此外，本技术与过程和总线相关，其中数据线路上的泄露损耗显著地低于充电/放电能量。