[发明专利]晶圆级芯片TSV封装结构及其封装方法

说明书

技术领域

本发明涉及一种半导体芯片的晶圆级封装结构及封装方法，尤其涉及一种利用铜金属做联通线路和焊盘的晶圆级芯片TSV封装结构及其封装方法。

背景技术

晶圆级封装（Wafer Level Packaging；WLP）是IC封装方式的一种，是整片晶圆生产完成后，直接在晶圆上进行封装，完成之后才切割制成单颗IC。

目前，在半导体芯片的晶圆级封装过程中，通常采用铝作为金属线路和焊盘的材料，但需要形成一定厚度的铝金属层才能保证线路顺利导通。在一些高深宽比TSV深孔的封装中，由于铝金属的覆盖性不佳，在溅镀铝金属后，TSV深底部的金属焊垫上仍无铝金属覆盖，导致金属焊垫电路无法与外界进行电性联通。

发明内容

为了解决上述技术问题，本发明提出一种晶圆级芯片TSV封装结构及其封装方法，能够减少成本，提高TSV深孔部位金属的覆盖性，从而提高高深宽比TSV深孔的封装良率。

本发明的技术方案是这样实现的：

一种晶圆级芯片的TSV封装结构，包括若干个芯片单元，每个芯片单元包括硅层，所述硅层上形成有若干个TSV深孔，每个TSV深孔的底部下方形成有金属焊垫，且所述TSV深孔的最大直径小于所述金属焊垫的最小边长，所述硅层、所述TSV深孔的底部和侧壁上都覆盖有一层绝缘层，所述TSV深孔的底部上覆盖的绝缘层上开设有一个窗口，所述绝缘层和所述窗口上覆盖形成一金属层，所述金属层腐蚀形成设计的金属线路，所述金属焊垫通过所述金属线路与外界进行电性联通。

作为本发明的进一步改进，所述TSV深孔贯穿所述硅层，所述TSV深孔为沿其底部到其开口的直径逐渐变小的斜孔和沿其底部到其开口的直径均相等的直孔中的一种，且所述TSV深孔的深度不大于所述硅层的厚度。

作为本发明的进一步改进，所述窗口的直径不大于所述TSV深孔的底部的直径；所述窗口的深度不小于所述绝缘层的厚度。

作为本发明的进一步改进，所述金属层包括一层阻挡层和一层铜金属层，所述铜金属层位于所述阻挡层背向所述绝缘层的一侧。

作为本发明的进一步改进，所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点，所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通。

作为本发明的进一步改进，所述阻挡层为钛金属层和钛铜合金层中的一种。

一种晶圆级芯片的TSV封装结构的封装方法，包括如下步骤：

1）提供包含若干个所述芯片单元的晶圆，每个芯片单元包括硅层，所述硅层的表面上形成有若干个TSV深孔，且每个TSV深孔的底部下方形成有金属焊垫，所述金属焊垫的最小边长大于所述TSV深孔的最大直径；

2）通过物理和化学方法中一种，在所述硅层接触到外界空气的表面上覆盖一层绝缘层，且所述绝缘层覆盖住所述TSV深孔的底部和侧壁；

3）通过物理和化学方法中的至少一种，在所述TSV深孔的底部上覆盖的绝缘层上开设一个窗口，使所述金属焊垫与外界可以接触；

4）通过物理和化学方法中的至少一种，在步骤3形成的绝缘层的表面和所述窗口上沉积形成金属层，所述金属层包括先沉积形成的一层阻挡层和在所述阻挡层上沉积形成的一层铜金属层；

5）将步骤4所形成的金属层腐蚀成设计的金属线路，所述金属线路包括在所述硅层表面的绝缘层上形成的第一金属线路、在所述TSV深孔的侧壁的绝缘层上形成的第二金属线路和在所述窗口内形成的第三金属线路；所述第一金属线路延伸形成设定大小的圆形接触点，所述第二金属线路覆盖住所述侧壁上的绝缘层，所述第三金属线路覆盖住所述底部上的绝缘层，并透入覆盖住所述窗口，所述金属焊垫通过所述第一、第二、第三金属线路与外界进行电性联通；

作为本发明的进一步改进，所述阻挡层为钛金属层和钛铜合金层中的一种。

作为本发明的进一步改进，通过光刻显影、药液腐蚀和干法刻蚀金属方式中的至少一种将步骤4所形成的金属层腐蚀成设计的金属线路。