[发明专利]对集成电路中的数字电路模块进行验证的方法和系统

说明书

技术领域

本发明涉及集成电路验证领域，尤其涉及一种对集成电路中的数字电路模块进行验证的方法和系统。

背景技术

验证工作是集成电路设计过程中极其关键的环节之一，验证工作用于检验集成电路的设计是否实现了设计规范描述的功能和时序，验证工作还用于验证设计规范描述的功能是否合理，为保证电路设计的正确且合理，验证工作变得越来越重要。随着设计规模的不断扩大，对验证方法的要求也越来越多，除了要求验证的质量外，还要求验证的方法具有高效性。一般地，在较大规模的专用集成电路（Application Specific Integrated Circuits，简称：ASIC）、片上系统（System on Chip，简称：SoC）、知识产权（Intellectual Property，简称：IP）模块等的设计过程中，验证工作通常要占整个设计周期的70%甚至更多。

为了对集成电路中的数字电路模块进行验证，通常采取如下的验证方法：验证人员对数字电路模块进行仿真，对数字电路模块和仿真的数字电路模块输入相同的数据，将二者输出的数据做比较。该验证方法需要专门为数字电路模块建立专门的测试用例，费时费力，延长了开发周期。

发明内容

本发明提供一种对集成电路中的数字电路模块进行验证的方法和系统，用以实现对数字电路模块进行验证，并且不需要专门为该模块建立专门的验证测试用例，省时省力，缩短开发周期。

本发明提供一种对集成电路中的数字电路模块进行验证的方法，包括：

将为与所述数字电路模块在同一条数据通路中的其他模块的验证测试用例进行编译，得到机器码；

对所述数字电路模块进行仿真，将所述机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中；

所述集成电路的中央处理单元经由所述数据通路从所述存储器中读取所述机器码并执行。

本发明还提供一种对集成电路中的数字电路模块进行验证的系统，包括：

编译器，用于将为与所述数字电路模块在同一条数据通路中的其他模块设计的验证测试用例进行编译，得到机器码；

电路模拟器，用于对所述数字电路模块进行仿真，将所述机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中，以便所述集成电路的中央处理单元经由所述数据通路从所述存储器中读取所述机器码并执行。

在本发明实施例中，采用为同一条数据通路中的其他模块设计的验证测试用例来验证数字电路模块，不需要专门为数字电路模块设计测试用例，省时省力，缩短了开发周期。

附图说明

图1为本发明对集成电路中的数字电路模块进行验证的系统第一实施例的结构示意图；

图2为本发明对集成电路中的数字电路模块进行验证的方法第一实施例的流程示意图；

图3为本发明对集成电路中的数字电路模块进行验证的系统第二实施例的结构示意图；

图4为本发明对集成电路中的数字电路模块进行验证的方法第二实施例的流程示意图。

具体实施方式

下面结合说明书附图和具体实施方式对本发明作进一步的描述。

如图1所示，为本发明对集成电路中的数字电路模块进行验证的系统第一实施例的结构示意图，该系统可以包括编译器11和电路模拟器12。

其中，编译器11用于将为与数字电路模块在同一条数据通路中的其他模块的验证测试用例进行编译，得到机器码；电路模拟器12用于对数字电路模块进行仿真，将机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中，以便集成电路的中央处理单元经由数据通路从存储器中读取机器码并执行。

其中，各个模块通过数据总线连接形成的数据传送路径称为数据通路。

该系统的工作过程如下：如图2所示，为本发明对集成电路中的数字电路模块进行验证的方法第一实施例的流程示意图，该方法可以包括如下步骤：

步骤21、编译器11将为与数字电路模块在同一条数据通路中的其他模块的验证测试用例进行编译，得到机器码；

其中，为其他模块设计的验证测试用例可以用c语言编写；当数据通路中其他模块很多时，验证测试用例的数量可以有上千个；

步骤22、电路模拟器12对数字电路模块进行仿真，将机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中；

可选地，电路模拟器12可以采用verilog语言对数字电路模块进行仿真；

步骤23、集成电路的中央处理单元经由数据通路从存储器中读取机器码并执行；