[发明专利]垂直功率MOSFET

说明书

本发明涉及一种垂直功率MOSFET。当形成由嵌入外延法形成超结时，为了防止由于嵌入外延层中浓度波动造成的击穿电压降低，在沟槽形成蚀刻中通常执行调整干法蚀刻的圆锥角以形成倾斜柱。然而，根据本发明人的检查，已经明确，这样的方法使得设计越来越难以应对更高的击穿电压。在本发明中，在具有通过嵌入外延法形成的超结的垂直功率MOSFET中，使构成超结的每个衬底外延柱区中的中间衬底外延柱区中的浓度比衬底外延柱区内其他区的浓度高。

相关申请的交叉引用

于2013年1月7日提交的日本专利申请No.2013-000384的公开，包括说明书、附图和摘要，通过引用被整体包含在此。

技术领域

本发明涉及一种半导体器件（或半导体集成电路器件），并且例如可以应用于诸如功率MOSFET的功率半导体器件。

背景技术

日本专利特开No.2004-119611（专利文献1）涉及一种具有超结的垂直功率MOSFET。专利文献1公开了这种技术来通过控制p型漂移区中的浓度分布，使得位置越深浓度越低，防止由于随着N型漂移区的电荷平衡造成的击穿电压降低。

日本专利特开No.2003-229569（专利文献2）还涉及一种用与专利文献1相同的方式具有超结的垂直功率MOSFET。专利文献2公开了这种技术来在不低于800摄氏度且不高于1000摄氏度的温度下，并且在不小于1333.22帕且不高于13332.2帕的压力下，通过稍微倾斜沟槽使得不留下空隙，并利用二氯甲硅烷作为原料气体，执行嵌入外延生长。

日本专利特开No.2011-216587（专利文献3）或与其对应的美国专利公布No.2011-241111（专利文献4）也涉及用与专利文献1和2相同的方式具有超结的垂直功率MOSFET。专利文献3和专利文献4公开了这种技术来为了补偿由于p型漂移区的热处理的蔓延导致的电荷平衡的损耗，通过将衬底侧N型外延层形成为多层结构，使向着表面侧浓度越来越大。

发明内容

当通过嵌入外延法形成超结时，为了防止由于嵌入外延层中浓度的波动造成的击穿电压降低，在沟槽形成蚀刻时，通常执行调节干法蚀刻的圆锥角以形成倾斜柱。然而，根据本发明人的检查，已经清楚：这种方法使得设计越来越难以应对更高的击穿电压。

在下面描述解决上述问题的手段时，根据本说明书和附图的描述，其它问题和新的特征将变得更清楚。

下面简要说明本申请书中公开的实施例中典型实施例的概述。

[实施例概述]首先，将说明本申请中公开的典型实施例的概述。

1.一种垂直功率MOSFET，包括：

（a）半导体衬底，其具有第一主表面和第二主表面；

（b）单元区，其被设置为从半导体衬底的第一主表面侧延伸到半导体衬底的内部；

（c）第一导电类型衬底部，其被设置为从半导体衬底的第二主表面延伸到内部；

（d）漂移区，其位于单元区之内，其被形成为从衬底部的上端延伸到半导体衬底的第一主表面，并且其具有超结结构；

（e）大量的衬底外延柱区，其具有第一导电类型并且构成超结结构；

（f）大量的嵌入外延柱区，其具有与第一导电类型相反的第二导电类型，并且构成超结结构；

（g）金属源电极，其被设置在半导体衬底的第一主表面之上；和

（h）金属漏电极，其被设置在半导体衬底的第二主表面之上，并且这里，每个衬底外延柱区包括以下各区：

（e1）中间衬底外延柱区，其位于半导体衬底深度方向上的中间区中；