[发明专利]NPN晶体管及形成方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种NPN晶体管及形成方法。

背景技术

双极晶体管是目前大规模集成电路的器件之一，双极晶体管具有操作速度快、单位芯片面积的输出电流大、导通电压变动小等优点，通常用于模拟电路的集成电路。

随着半导体工艺的不断发展，集成电路对器件性能的要求也越来越高，对双极晶体管（例如NPN晶体管）的性能要求也相应的有了提高。

请参考图1～图4，为现有技术形成NPN晶体管的剖面结构示意图。

请参考图1，提供半导体衬底10，对所述半导体衬底10进行N型离子注入，形成N型掺杂区11，所述N型掺杂区11作为NPN晶体管的集电极；

请参考图2，在所述半导体衬底10表面形成P型外延层12，所述P型外延层12的材料为锗硅，所述P型外延层12作为NPN晶体管的基极；

请参考图3，在所述P型外延层12表面形成具有开口14的氧化硅层13，所述开口14暴露出部分P型外延层12；

请参考图4，在所述开口14内和氧化硅层13表面形成多晶硅层15，在所述多晶硅层15表面形成图形化的光刻胶层（未图示），以所述图形化的光刻胶层为掩膜，对所述多晶硅层15和氧化硅层13进行刻蚀，剩余的多晶硅层15作为NPN晶体管的发射极。

更多关于NPN晶体管的形成工艺请参考公开号为CN102544079A的中国专利文献。

但利用现有技术形成的NPN晶体管的β值较小。

发明内容

本发明解决的问题是提供一种NPN晶体管及形成方法，所形成的NPN晶体管的β值较大。

为解决上述问题，本发明提供一种NPN晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底内形成N型离子掺杂区，所述N型离子掺杂区作为所述NPN晶体管的集电极；在所述半导体衬底和N型离子掺杂区表面形成P型电极层，所述P型电极层作为所述NPN晶体管的基极；在所述P型电极层表面形成具有开口的绝缘层，所述开口暴露出部分P型电极层表面，在所述开口的侧壁形成侧墙；在所述开口暴露出的P型电极层表面形成界面氧化层；在所述开口内壁和绝缘层表面形成N型电极层，所述N型电极层作为所述NPN晶体管的发射极。

可选的，所述界面氧化层的厚度范围为小于或等于100埃。

可选的，形成所述界面氧化层的具体工艺为原子层沉积工艺、化学气相沉积工艺、热氧化工艺或等离子水清洗工艺。

可选的，所述等离子水清洗工艺包括：先利用含氢氟酸的清洗溶液对所述开口暴露出的P型电极层表面进行清洗；再利用去离子水对所述开口暴露出的P型电极层表面进行刷洗，使得所述开口暴露出的P型电极层表面形成界面氧化层。

可选的，所述利用去离子水进行刷洗的时间范围为5秒～60秒。

可选的，所述含氢氟酸的清洗溶液为HF、NH₄OH和H₂O₂的混合溶液。

本发明还提供了一种NPN晶体管，包括：半导体衬底，位于所述半导体衬底内的N型离子掺杂区，所述N型离子掺杂区作为所述NPN晶体管的集电极；位于所述半导体衬底和N型离子掺杂区表面的P型电极层，所述P型电极层作为所述NPN晶体管的基极；位于所述P型电极层表面且具有开口的绝缘层，所述开口暴露出部分P型电极层，且所述开口的侧壁具有侧墙；位于所述开口暴露出的P型电极层表面的界面氧化层；位于所述开口内壁和绝缘层表面的N型电极层，所述N型电极层作为所述NPN晶体管的发射极。

可选的，所述界面氧化层的厚度范围为小于或等于100埃。

可选的，所述P型电极层的材料为掺杂有P型杂质离子的锗硅、单晶硅或多晶硅。

可选的，所述N型电极层的材料为掺杂有N型杂质离子的多晶硅。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的NPN晶体管在基极和发射极之间形成界面氧化层，由于基极的空穴到发射极需要利用隧穿效应穿过所述界面氧化层，且所述界面氧化层会提高势垒高度，使得空穴穿过所述界面氧化层的数量随着界面氧化层的厚度的增加呈指数级降低，因此通过在基极和发射极之间形成界面氧化层，可以降低从基极到发射极的空穴数量。由于从基极到发射极的空穴主要来源于基极电流I_B，因此基极电流I_B会大幅降低，但集电极电流I_C变化不大，因此可以提高NPN晶体管的β值。