[发明专利]晶圆缺陷密度获得方法、测试方法及半导体装置形成方法有效
申请号: | 201410007099.8 | 申请日: | 2014-01-07 |
公开(公告)号: | CN104766808B | 公开(公告)日: | 2017-04-26 |
发明(设计)人: | 陈亚威 | 申请(专利权)人: | 无锡华润上华半导体有限公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 无锡互维知识产权代理有限公司32236 | 代理人: | 庞聪雅 |
地址: | 214028 江苏省无*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 缺陷 密度 获得 方法 测试 半导体 装置 形成 | ||
1.一种晶圆缺陷密度获得方法,其特征在于,包括:
获得所述晶圆上各芯片的各导电层的致命缺陷率;
根据每个芯片的各导电层的致命缺陷率获得致命缺陷率系数,所述致命缺陷率系数为所述各导电层的致命缺陷率之和;
结合所述致命缺陷率系数及理论缺陷密度计算模型获得修正缺陷密度计算公式;
根据所述修正缺陷密度计算公式获得所述晶圆的缺陷密度,
所述致命缺陷率系数记为C,所述修正缺陷密度计算公式为:
或者,
其中,WaferYield为晶圆随机良率:晶圆上的合格芯片数量与有效芯片总数的比值;DieArea为单个芯片的面积;FD0是修正后缺陷密度,计算公式为FD0=D0+0.0001×GDPW-0.08,其中,D0为缺陷密度,单位是缺陷个数/每平方英寸,GDPW是所述有效芯片总数缺陷密度;N为工艺复杂度。
2.根据权利要求1所述的晶圆缺陷密度获得方法,其特征在于,所述理论缺陷密度计算模型包括玻尔-爱因斯坦方程式。
3.根据权利要求2所述的晶圆缺陷密度获得方法,其特征在于,所述玻尔-爱因斯坦方程式为:
WaferYield=1/(1+DieArea*D0)^N,其中,WaferYield为晶圆随机良率:晶圆上的合格芯片数量与有效芯片总数的比值;DieArea为单个芯片的面积;D0为缺陷密度,单位为缺陷个数/平方英寸;N为工艺复杂度。
4.根据权利要求1所述的晶圆缺陷密度获得方法,其特征在于,所述晶圆为多晶硅晶圆。
5.根据权利要求1所述的晶圆缺陷密度获得方法,其特征在于,所述致命缺陷包括短路或断路。
6.一种晶圆测试方法,其特征在于,包括如权利要求1至5中任一项所述的晶圆缺陷密度获得方法。
7.一种半导体装置形成方法,所述半导体装置在晶圆上形成,其特征在于,包括如权利要求6所述的晶圆测试方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润上华半导体有限公司,未经无锡华润上华半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410007099.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造