[发明专利]SOC芯片复位信号检测电路

权利要求书

1.一种SOC芯片的复位信号检测电路，将一待验证的复位信号和指定同步时钟信号与所述复位信号检测电路的输入端连接，所述复位信号检测电路包括计时单元，用于当所述复位信号检测电路工作时产生时间信息；其特征在于，还包括：

配置信息存储单元，用于预先存储配置信息，所述配置信息包括上升沿或下降沿有效信息、保持时间要求信息、复位之间的生效和撤销先后关系要求；

期望结果存储单元，用于预先存储期望文件，所述期望文件包括复位生效时间和撤销时间；

高频时钟产生单元，用于产生高频时钟信号；

第一复位信号判断单元，用于根据所述高频时钟信号判断待验证的复位信号是否出现上升沿和/或下降沿，并确定出现上升沿和/或下降沿时对应的发生点信息；

第二复位信号判断单元，用于根据所述输入的指定同步时钟产生并确定的上升沿有效信号的发生点信息；

复位检测计算单元，用于根据所述第一复位信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息和所述计时单元产生的时间信息计算复位生效时间和撤销时间、根据所述计算的复位生效时间和撤销时间、所述配置信息存储单元中存储的配置信息以及所述第二复位信号判断单元确定的上升沿有效信号的发生点信息判断所述待验证的复位信号的复位保持时间是否满足预设值，以及判断所述待验证的复位信号的撤销是否和所述指定的同步时钟同步；

检测记录单元，用于存储所述复位检测计算单元的计算结果；

复位先后判断单元，用于根据配置信息、以及两次复位的生效时间和撤销时间判断两次复位之间的生效时间先后和撤销先后是否满足配置的先后关系；以及

文本对比单元，用于根据所述复位先后判断单元的判断结果将所述期望结果存储单元中存储的期望文件与所述检测记录单元中存储的计算结果进行对比以输出自动验证结果。

2.如权利要求1所述的SOC芯片的复位信号检测电路，其特征在于，所述第一复位信号判断单元包括上升沿判断模块和下降沿判断模块，所述上升沿判断模块和下降沿判断模块均包括第一级寄存器、第二级寄存器以及判断器；

所述上升沿判断模块的第一级寄存器利用高频时钟产生单元产生的高频时钟信号两次激荡所述待验证的复位信号，当所述上升沿判断模块的第一级寄存器的输出值为高、第二级寄存器的输出值为低时判断器确定复位信号出现上升沿；

所述下降沿判断模块的第一级寄存器利用高频时钟产生单元产生的高频时钟信号两次激荡所述待验证的复位信号，当所述下降沿判断模块的第一级寄存器的输出值为低、第二级寄存器的输出值为高时判断器确定复位信号出现下降沿。

3.如权利要求2所述的SOC芯片的复位信号检测电路，其特征在于，所述复位信号检测电路还包括复位生效时间和撤销时间存储单元，所述复位检测计算单元包括：

复位生效撤销判断模块，用于根据所述上升沿判断模块确定的上升沿发生点信息、下降沿判断模块确定的下降沿发生点信息、所述配置信息存储单元中存储的配置信息判断复位生效时间和撤销时间，并把计算结果发送至所述复位生效时间和撤销时间存储单元、复位先后判断单元以及检测记录单元中进行存储；

复位保持时间检查模块，用于根据所述复位生效时间和撤销时间存储单元中获取的复位生效时间和撤销时间以及所述配置信息存储单元中存储的配置信息判断所述复位保持时间是否满足预设值，并把计算结果发送至所述检测记录单元存储；以及

同步复位检查模块，用于根据所述第二复位信号判断单元确定的上升沿有效信号的发生点信息、以及从所述复位生效时间和撤销时间存储单元中获取的复位撤销时间判断复位信号的撤销是否和指定同步时钟同步，并把判断结果发送至所述检测记录单元存储。

4.如权利要求3所述的SOC芯片的复位信号检测电路，其特征在于，所述第二复位信号判断单元为上升沿判断单元。

5.如权利要求3所述的SOC芯片的复位信号检测电路，其特征在于，所述文本对比单元根据所述检测记录单元中存储的计算结果判断是否有复位保持时间不满足信息、待验证复位信号和指定时钟不同步信息或者和其他复位之间的先后关系不满足的信息出现，并当确定出现时输出的结果为错误；当确定没有出现时将所述期望文件与所述计算结果进行对比，当确定所述期望文件与所述计算结果一致时输出结果为仿真正确，当确定所述期望文件与所述计算结果不一致时输出结果为仿真错误。