[发明专利]半导体器件及制造方法

说明书

技术领域

本发明大体上涉及金属氧化物半导体场效应晶体管（MOSFET）。更特定地，本发明涉及与多栅极横向扩散金属氧化物半导体（LDMOS）有关的制造方法及器件结构。

背景技术

硅半导体加工已经发展成制造集成电路的成熟操作。随着制造工艺技术不断进步，集成电路的核（core）和输入/输出（I/O）工作电压已经降低。然而，辅助器件的工作电压基本保持不变。辅助器件包括对接到集成电路的器件。例如，辅助器件可为打印机、扫描仪、磁盘驱动器、磁带驱动器、麦克风、扬声器或相机。

集成电路可包括有源和无源元件的互连阵列，诸如通过一系列兼容工艺与基板集成在一起或沉积于基板上的晶体管、电阻器、电容器和电感器。辅助器件可在高于包含在集成电路内的晶体管的击穿电压的电压处进行操作。随着施加于晶体管的工作电压增加，晶体管终将击穿，使得电流不可控地增加。例如，击穿不利影响实例可包括穿通、雪崩击穿和栅极氧化物击穿。此外，在相当大持续时间内高于击穿电压的操作降低晶体管寿命。

发明内容

为了解决上述问题，本发明提供了以下半导体器件和半导体器件制造方法。

（1）一种半导体器件，包括：

第一阱，注入在半导体基板中；

第二阱，注入在所述半导体基板中；

栅极结构，在所述第一阱和所述第二阱上；

凸起源极结构，在所述第一阱上且与所述第一阱接触，并且通过第一半导体鳍状结构与所述栅极结构连接；以及

凸起漏极结构，在所述第二阱上且与所述第二阱接触，并且与第二半导体鳍状结构连接，

其中，所述第二半导体鳍状结构包括将所述栅极结构与所述凸起漏极结构分开的间隙。

（2）根据（1）所述的半导体器件，其中，所述第一半导体鳍状结构和所述第二半导体鳍状结构具有比所述栅极结构窄的宽度。

（3）根据（1）所述的半导体器件，其中，所述第一半导体鳍状结构具有比所述凸起源极结构窄的宽度。

（4）根据（1）所述的半导体器件，其中，所述第二半导体鳍状结构具有比所述凸起漏极结构窄的宽度。

（5）根据（1）所述的半导体器件，其中，所述凸起源极结构和所述凸起漏极结构都具有比所述栅极结构窄的宽度。

（6）根据（1）所述的半导体器件，其中，所述栅极结构包括多个栅极。

（7）根据（1）所述的半导体器件，其中，所述间隙具有比所述第二半导体鳍状结构的鳍状长度小的间隙长度。

（8）根据（1）所述的半导体器件，其中，所述间隙具有非均匀间隙长度。

（9）一种半导体器件，所述半导体器件包括：

第一阱，具有第一阱上表面；

第二阱，具有第二阱上表面；

栅极结构，设置于所述第一阱上表面和所述第二阱上表面上；

凸起源极结构，设置于所述第一阱上且与所述第一阱接触，在至少一个位置具有比所述第一阱上表面更高的源极上表面，并且通过第一半导体鳍状结构与所述栅极结构连接；以及

凸起漏极结构，设置于所述第二阱上并且通过第二半导体鳍状结构与所述栅极结构连接，其中，所述第二半导体鳍状结构比所述第一半导体鳍状结构相对轻地掺杂。

（10）根据（9）所述的半导体器件，其中，所述第一半导体鳍状结构和所述第二半导体鳍状结构具有比所述栅极结构窄的宽度。

（11）根据（10）所述的半导体器件，其中，所述栅极结构具有比所述源极上表面和所述漏极上表面高的栅极上表面。

（12）根据（10）所述的半导体器件，其中，所述栅极结构包括多个栅极。

（13）根据（12）所述的半导体器件，其中，所述第一半导体鳍状结构具有比所述凸起源极结构窄的宽度。

（14）根据（13）所述的半导体器件，其中，所述第二半导体鳍状结构具有比所述凸起漏极结构窄的宽度。

（15）根据（14）所述的半导体器件，其中，所述第二半导体鳍状结构包括与所述第一半导体鳍状结构相比的轻掺杂部分，所述轻掺杂部分具有比所述第二半导体鳍状结构的鳍状长度小的长度。

（16）根据（15）所述的半导体器件，其中，所述轻掺杂部分具有非均匀长度。

（17）一种制造半导体器件的方法，所述方法包括以下步骤：

将第一阱注入到半导体基板中；

将第二阱注入到所述半导体基板中；

制造第一半导体鳍状结构和第二半导体鳍状结构；

部分在所述第一阱上且部分在所述第二阱上制造栅极结构；