[发明专利]利用FPGA控制自动频率纠偏的参考信号发生器

说明书

技术领域

 本发明属于通信技术领域，具体涉及一种利用FPGA控制自动频率纠偏的参考信号发生器。

背景技术

在通信系统中，本振信号起着频率变换的基本功能，可以说是通信系统中不可缺少的关键环节之一。锁相环路是一种反馈控制电路，简称锁相环（英文全称为: Phase-Locked Loop；简称为PLL）。锁相环由鉴相器、环路滤波器和压控振荡器组成。锁相环的特点是利用外部输入的参考信号来控制环路内部振荡信号的频率和相位。参考信号分频后得到一个鉴相频率，在鉴相频率的基础上乘以一个倍频系数就可得到所需要的频率。在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该为1微秒，每500纳秒有一个跳变沿，但这种理想化的信号是不存在的。事实上，信号的周期长度总会有变化，从而导致下一个沿的到来时间不确定，这种不确定就是相位噪声。相位噪声的产生，主要取决于参考晶振、锁相环芯片、环路滤波器、压控振荡器以及电路布局等的影响。它们各自的影响范围随频率不同而不同，一般地，在低频端的近端噪声主要是受参考晶振的影响，所以，晶振的参考信号本身性能的优劣会关系整个锁相环的性能好坏。

晶振的全称为晶体振荡器（英文名称为：Crystal Oscillator），其作用在于产生原始的时钟频率。晶振根据不同的使用要求及特点，通常被分为以下几类：普通晶振、压控晶振、温度补偿晶振和恒温控制晶振。其中，压控晶振是通过施加外部控制电压来使振荡频率可变或是可调的石英晶体振荡器；温度补偿晶振是通过附加的温度补偿电路来使由周围温度变化产生的振荡频率变化量削减的石英晶体振荡器；恒温控制晶振是利用恒温槽来使晶振或石英晶体振子的温度保持恒定，将由周围温度变化引起的振荡器输出频率的变化量削减到最小的晶体振荡器。在精度上，无补偿式晶振的频率稳定度能达到±25ppm，压控晶振的频率稳定度在10～75℃的范围内一般可达±20～100ppm，恒温控制晶振在同一温度范围内的频率稳定度一般为±0.0001～5ppm，温度补偿晶振的频率稳定度一般在±2～5ppm以下。温度补偿晶振由于具有较高的频率稳定度，且体积较小，能在小电流下快速启动，因此其应用领域较广，现已扩展到移动通信系统。温度补偿晶振或恒温控制晶振通过结合锁相环，可以实现频率稳定度很高的信号发生器。然而，对于一些频率稳定度要求极高的信号发生器的应用场合，光依赖晶体振荡器自身能达到的频率稳定性还是不够的，而且使用具有过高频率稳定性的晶体振荡器也会大大增加信号发生器的制造成本和运行成本。

    鉴于上述已有技术，有必要对现有的信号发生器加以改进，为此，本申请人作了有益的设计，下面将要介绍的技术方案便是在这种背景下产生的。

发明内容

本发明的目的在于提供一种利用FPGA（英文全称为：Field－Programmable Gate Array，中文名称为：现场可编程门阵列）控制自动频率纠偏的参考信号发生器，其利用常规精度的温度补偿晶振或恒温晶振能获得极高的频率稳定性，且制造和运行成本低。

本发明的目的是这样来达到的，一种利用FPGA控制自动频率纠偏的参考信号发生器，其特征在于：包括晶振、现场可编程门阵列、直接数字式频率合成器、环路滤波器、平衡低通滤波器以及锁相环，所述的晶振的输出端连接直接数字式频率合成器的信号输入端，直接数字式频率合成器与环路滤波器作双向连接，直接数字式频率合成器的输出端连接平衡低通滤波器的输入端，平衡低通滤波器的输出端连接锁相环的输入端，所述的锁相环的输出端与现场可编程门阵列的输入端连接，并作为信号发生器的输出端，现场可编程门阵列的输出端连接直接数字式频率合成器的频率控制输入端。

在本发明的一个具体的实施例中，所述的环路滤波器包括第一电容C1、第二电容C2和第一电阻R1，所述的第一电容C1的一端与第一电阻R1的一端连接，并作为环路滤波器的输入端与直接数字式频率合成器连接，第一电阻R1的另一端与第二电容C2的一端连接，第二电容C2的另一端与第一电容C1的另一端连接，并作为环路滤波器的输出端与直接数字式频率合成器连接。