[发明专利]一种高速时域比较器

说明书

技术领域

“高速的时域比较器”（Time Domain Comparator，缩写为TDC）直接应用的技术领域是逐次逼近模数转换器（Successive Approximation Register Analog-to-Digital Converter，缩写为SAR ADC）。 

背景技术

CMOS工艺的不断进步使得数字信号处理技术飞速发展。由于自然界的信号往往都是一些模拟量（如温度、应力、压力、图像、声音等），要使数字电子设备能识别和处理这些模拟信号，必须首先将这些模拟信号转换成数字信号再进行处理。因此，能将模拟信号转换成数字信号的模数转换器是现代数字电子系统中不可缺少的接口电路。逐次逼近模数转换器的基本结构如图1所示，它只包含四个模块：采样保持、DAC、比较器和数字控制部分，所以逐次逼近模数转换器基本由数字电路组成，面积小、功耗低。比较器是逐次逼近模数转换器中唯一的模拟元件，因此，逐次逼近模数转换器是所有模数转换器中模拟元件最少、数字化程度最高、随工艺进步占优势最明显的模数转换器。专利200810114514公开了《一种高速超低功耗时域比较器》，该比较器含有：基于电压控制延迟的电压-时间转换部分和时间-数字触发输出部分，其中：基于电压控制延迟的电压-时间转换部分含有：由若干级CSI电路依次串联构成的输入信号电压-时间转换电路及参考信号电压-时间转换电路；时间-数字触发输出部分采用D触发器作为触发元件。该比较器不再需要对电容充放电，能显著提高时域比较器的速度，但由于其输入信号电压-时间转换电路和参考信号电压-时间转换电路完全独立，导致其比较精度低；其时间-数字转换器采用一个简单的D触发器，其时钟输入端需要接模数转换器的参考电平才能正常工作，因此该比较器只能用于单端结构的逐次逼近模数转换器，不适用于全差分结构的逐次逼近模数转换器，而全差分结构的逐次逼近模数转换器比单端结构的逐次逼近模数转换器具有更高的电源抑制比、共模抑制比和更宽的电压输入范围。 

发明内容

本发明的目的是针对背景技术的不足，研究设计一种高速时域比较器，以达到速度快、精度高、信号输入范围宽、能用于12-bit100MS/s的流水线逐次逼近模数转换器、既适用于单端逐次逼近模数转换器，也适用于全差分逐次逼近模数转换器的目的。 

本发明的技术方案是：用两个采用差分信号交替控制电压-时间转换的电路替换背景技术电压-时间转换电路中两个完全独立的电压-时间转换电路；用可输入差分信号的时间-数字转换 电路替换背景技术中触发器电路，从而实现发明目的。因此本发明一种高速时域比较器包括：电压-时间转换电路和时间-数字转换电路，其中： 

电压-时间转换电路由第一VCDL电路（电压控制延迟电路）和第二VCDL电路组成，每个VCDL电路由第一到第四共四级CSI电路串联而成，其中： 

第一、三级CSI电路结构相同，分别由第一PMOS管、第一NMOS管、第二NMOS管依次串联组成，其中：第一PMOS管（P1）的源级与电源电压（VDD）相连，第一PMOS管（P1）的栅极连接第一NMOS管（N1）的栅极，第二NMOS管（N2）的源级接地、栅极作为第一信号输入端； 

第二、四级CSI电路结构相同，分别由第二PMOS管、第三PMOS管、第三NMOS管依次串联组成，其中：第二PMOS管（P2）的源级与电源电压（VDD）相连，第二PMOS管（P2）的栅极作为第二信号输入端，第三PMOS管（P3）的栅极连接第三NMOS管（N3）的栅极，第三NMOS管（N3）的源级接地； 

第一级CSI电路中第一PMOS管（P1）与第一NMOS管（N1）栅极的共接点连接时钟信号（CLK），第一级CSI电路、第三级CSI电路中第一PMOS管（P1）与第一NMOS管（N1）漏极的共接点分别对应连接第二级CSI电路、第四级CSI电路中第三PMOS管（P3）与第三NMOS管（N3）栅极的共接点； 

第二级CSI电路中第三PMOS管（P3）与第三NMOS管（N3）漏极的共接点与第三级CSI电路中第一PMOS管（P1）与第一NMOS管（N1）栅极的共接点连接；第四级CSI电路中第三PMOS管（P3）与第三NMOS管（N3）漏极的共接点作为输出端； 

所述第一VCDL电路中第一信号输入端输入第一全差分信号（VINP），第二信号输入端输入第二全差分信号（VINN）；所述第二VCDL电路中第一信号输入端输入第二全差分信号（VINN），第二信号输入端输入第一全差分信号（VINP）；