[发明专利]一种操作多位存储单元的方法

说明书

技术领域

本发明是有关于一种高密度的存储器装置，且特别是有关于一种具有叠层式存储器结构的存储器装置的操作方法。

本申请案主张美国临时申请案第61/752,985号的优先权，其申请日为2013年1月16日，且其内容是完全于此并入作参考。

背景技术

基于生产技术的缘故，集成电路的临界尺寸的缩小化已面临限制，设计者尝试找寻能达到较高储存容量以及以降低每位成本的作法。被采用的技术包含在存储单元内储存多个位，以及在单芯片上叠层多个存储单元的平面。

与单一位存储单元相较，对多位存储单元进行编程操作时，会因为需要建立多个编程位阶而需花费较长的时间。再者，采用多位存储单元的技术时，一个编程周期(program cycle)相对需要较多的编程脉冲。连带的，被储存于并非被编程操作存储单元的数据，也容易受到较大的干扰。

3D存储器架构的密度较高。但是，高密度可能衍生在进行编程时，容易影响相邻存储单元的问题。

因此，无论是对2D或3D存储器，如何在编程具有多位的存储单元的同时，兼顾速度与效能的提升为一重要课题。

发明内容

根据本发明的第一方面，提出一种操作一多位存储单元的方法，包含：施加一单通道多位阶编程；每次使用单独的脉冲序列(或于一个通道内)，例如一增幅脉冲编程序列；对多个目标编程位阶进行多个编程验证步骤，进而编程多个多位存储单元。利用这些技术，所需的编程脉冲的数量，以及编程数据所需的时间可以减少。连带的，可以达到提升编程的整体速度与降低干扰条件的效果。

根据本发明的第二方面，提出一种操作多位存储单元的存储器的方法，其中包含以两个阶段进行编程。这两个阶段可包含，例如，一第一单通道增幅脉冲编程序列，以及对至少一初步编程位阶的至少一编程验证步骤；其后，施加一单通道增幅脉冲编程序列，以及对多个目标编程位阶的编程验证步骤，用以将多个存储单元编程为多个编程位阶。透过两个阶段的编程程序，可以使分布变窄且降低干扰。

根据本发明的第三方面，提出一种操作多位存储单元的方法，包含：为编程多个多位阶存储单元而储存一数据集，该数据集代表各该存储单元为多个编程状态之一，或为一禁止状态，其中该多个编程状态是对应作为于该多个多位阶存储单元的多个编程目标位阶。对该数据集，该方法包含：对该多个多位阶存储单元执行多个编程周期，其中该多个编程周期之一包含：对于在该多个编程状态的多个多位阶存储单元，施加一编程偏压；以及在施加该编程偏压后，利用该多个编程状态中的多个编程状态，对一部分的该多个多位阶存储单元施加多个编程验证步骤，使其由该多个编程状态变化为该禁止状态，其中该部分的该多个多位阶存储单元是透过在该指示编程状态的目标编程位阶。该数据集可用于在单通道多位阶操作的每一个周期，用以判断被选定的存储单元的禁止与编程状态。

对3D的实施例而言，单通道多位阶编程操作的变化可包含按照存储单元层而将存储单元区分为存储单元群组，藉以降低垂直干扰。再者，单通道多位阶编程操作的变化可包含，在对存储单元的区块进行编程操作时，按照分页顺序而非按照字线的顺序。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1，其是单通道多位阶编程操作的集成电路的方块图。

图2，其是一种使用3D垂直栅极(3D vertical gate，简称为3DVG)NAND闪存阵列结构的透视图。

图3，其是图2的3D NAND闪存阵列结构中，安排编程偏压的布局的例子的示意图。

图4，其是如图2所示，在3D NAND闪存实现单通道多位阶编程程序的示意图。

图5，其是以存储单元数量相对于阈值电压，说明多位阶快闪存储单元的阈值电压分布的示意图。

图6，其是已知技术利用多通道ISPP程序，对具有多位的存储单元进行编程的示意图。

图7，其是用于单通道多位阶编程程序中，产生编程控制信号的列表。

图8A，其是说明单通道多位阶编程操作的示意图。

图8B，其为比较已知的多通道多位阶编程操作，与单通道多位阶编程操作的列表。

图9，其是根据本发明较佳实施例的单通道多位阶编程操作的简化流程图。

图10，其是对ISPP编程程序，分析单通道多位阶编程操作的编程结果。

图11，其是单通道多位阶编程操作的应用列表，其中编程验证步骤是基于脉冲数目或序列内的编程脉冲的位阶而执行。