[发明专利]一种后栅工艺中的栅极形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种后栅工艺中的栅极形成方法。

背景技术

随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小，使集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。

目前，在CMOSFET(互补金属氧化物半导体场效应晶体管)制造工艺的研究可大概分为两个方向，即前栅工艺和栅极替代工艺，前栅工艺的栅极的形成在源、漏极生成之前，会对栅氧化层产生影响，而在器件尺寸不断减小后，会对器件的电学特性产生影响，而栅极替代工艺(后栅工艺，Gate Last)的栅极则在源、漏极生成之后形成，此工艺中栅极不需要承受很高的退火温度，对栅氧化层的影响较小。

研究发现，淀积形成的栅介质层中总会存在各种缺陷，而由于后高K后栅结构中存在低热预算限制(由于源漏NiSi的存在)，退火温度一般不能超过600℃，所以选择适当的淀积后退火(PDA)方法对于减少高k栅介质层中缺陷，降低器件漏电是至关重要的，然而PDA会引起氧与界面层的反应导致EOT增加。

发明内容

本发明旨在为上述问题提供一种可行的解决方案，提供一种栅极形成方法，减少器件的栅介质层中的缺陷，降低器件的漏电。

本发明提供了一种后栅工艺中的栅极形成方法，包括：

进行多次淀积工艺以在栅开口中形成栅介质层，淀积工艺包括步骤：淀积栅介质材料；每次淀积工艺后低温热退火，所述低温热退火的温度低于600℃；

在栅介质层上淀积栅极。

优选地，所述栅极中包括金属吸氧层。

优选地，所述金属吸氧层包括：Hf、Al、Ti或Be。

优选地，所述热退火的温度低于600℃。

优选地，所述热退火的气氛为N₂/O₂，温度为450℃，时间为15s，气压为50torr。

优选地，多次淀积工艺中，每次淀积的栅介质材料的厚度为递减。

本发明实施例提供的栅极形成方法，应用于后栅工艺，在去除伪栅形成栅开口后，通过多次淀积工艺形成栅介质层，每次淀积栅介质材料后都进行低温热退火，从而减少栅介质材料中的缺陷，降低器件的漏电，提高器件的性能。

更进一步地，在栅极中形成金属吸氧层，吸除衬底界面的氧，避免过多的氧气与衬底界面反应导致EOT的增加。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1示出了根据本发明实施例的降低器件EOT的栅极形成方法的流程图；

图2-6示出了根据本发明实施例的方法形成金属栅极的各个阶段的截面示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

正如背景技术中的描述，为了减小器件的漏电，本发明提出了一种后栅工艺中的栅极形成方法，如图1所示，包括：

S100，进行多次淀积工艺以在栅开口中形成栅介质层，淀积工艺包括步骤：淀积栅介质材料；低温热退火，所述热退火的温度低于600℃；

S110，在栅介质层上淀积栅极。

本发明的方法应用于后栅工艺，在去除伪栅形成栅开口后，通过多次淀积工艺形成栅介质层，每次淀积栅介质材料后都进行低温热退火，减少栅介质材料中的缺陷，降低器件的漏电，提高器件的性能。

为了更好的理解本发明及其效果，以下将对具体的实施例进行详细的描述。

在本发明的实施例中，先按照常规的后栅工艺形成伪栅器件。具体包括：

首先，提供衬底202，参考图2所示。

在本发明的实施例中，所述半导体衬底可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。所述半导体衬底可以已经形成有隔离区，所述隔离区可以包括二氧化硅或其他可以分开器件的有源区的材料。在本实施例中，所述衬底为硅衬底。

而后，形成界面层208，参考图2所示。